確定PLL 過程：

1.確定 cpu頻率 Fcclk
2.確定晶振頻率 Fosc ，F(xiàn)cclk 一定是Fosc的整數(shù)倍。
3.計算M值M = Fcclk/Fosc，M的取值范圍為1~32。實際寫入MSEL位的值為M-1的整數(shù)倍。
4.計算P值選擇P值以配置PSEL位。通過設(shè)置P值，使Fcco在定義的頻率限制范圍內(nèi)。P必須是1, 2, 4或8其中的一個。








PLL ：

Fcco為PLL電流控制振蕩器的輸出頻率
Fcclk = M×Fosc


相位頻率檢測：把兩個輸入的時鐘相位差值 ==》 電流值

流控震蕩器：電流值 ==》 頻率

當檢測輸入的兩個一樣時，穩(wěn)定了










PLL的鎖定過程：
CCO的輸出頻率受到“相位頻率檢測”部件的控制，輸出所需頻率的過程不是一蹴而就的，而是一個拉鋸反復(fù)的過程。


舉例：

系統(tǒng)要求Fosc＝10MHz，F(xiàn)cclk＝60MHz。
根據(jù)這些要求：

• 確定Fcclk＝60MHz；
• 選擇Fosc＝10MHz；
• 計算M= Fcclk/Fosc＝60MHz/10MHz＝6。M-1＝5，所以寫入 PLLCFG[4:0]＝00101；
• 計算P=Fcco/( Fcclk*2)，其中Fcco為156~320 MHz。當Fcco＝156MHz時，P=156MHz/(2*60MHz)＝1.3當Fcco＝320MHz時， P=2.67

P取整數(shù)2，所以寫入PLLCFG[6:5]=01