ARM寄存器小結(jié)
1. 用戶模式(usr):ARM處理器正常的程序執(zhí)行狀態(tài);
2. 快速中斷模式(fiq):用于高速數(shù)據(jù)傳輸或通道管理;
3. 外部中斷模式(irq):用于通用的中斷處理;
4. 管理模式(svc):操作系統(tǒng)使用的保護(hù)模式;
5. 數(shù)據(jù)訪問終止模式(abt):當(dāng)數(shù)據(jù)或指令預(yù)取終止時(shí)進(jìn)入該模式,用于虛擬存儲(chǔ)及存儲(chǔ)保護(hù);
6. 系統(tǒng)模式(sys):運(yùn)行具有特權(quán)的操作系統(tǒng)任務(wù);
7. 未定義指令中止模式(und):當(dāng)未定義指令執(zhí)行時(shí)進(jìn)入該模式,可用于支持硬件協(xié)處理器的軟件仿真
ARM體系結(jié)構(gòu)的存儲(chǔ)器格式有如下兩種:
大端格式:字?jǐn)?shù)據(jù)的高字節(jié)存儲(chǔ)在低地址中,字?jǐn)?shù)據(jù)的低字節(jié)存放在高地址中;
小端格式:與大端存儲(chǔ)格式相反,高地址存放數(shù)據(jù)的高字節(jié),低地址存放數(shù)據(jù)的低字節(jié)
ARM寄存器總結(jié):
ARM有16個(gè)32位的寄存器(r0到r15)。
r15充當(dāng)程序寄存器PC,r14(link register)存儲(chǔ)子程序的返回地址,r13存儲(chǔ)的是堆棧地址。
ARM有一個(gè)當(dāng)前程序狀態(tài)寄存器:CPSR。
一些寄存器(r13,r14)在異常發(fā)生時(shí)會(huì)產(chǎn)生新的instances,比如IRQ處理器模式,這時(shí)處理器使用r13_irq和r14_irq
ARM的子程序調(diào)用是很快的,因?yàn)樽映绦虻姆祷氐刂凡恍枰娣旁诙褩V小?/p>
1、ARM處理器共有37個(gè)寄存器,其中包括:
i. 31個(gè)通用寄存器,包括程序計(jì)數(shù)器(PC)在內(nèi)。都是32位寄存器
ii. 6個(gè)狀態(tài)寄存器,都是32位寄存器,但目前只使用了其中12位
2、ARM處理器有7種不同的處理器模式,在每一種處理器模式中有一組相應(yīng)的寄存器組。任意時(shí)刻(也就是任意的處理器模式下),可見的寄存器包括15個(gè)通用寄存器(R0~R14)、一個(gè)或兩個(gè)狀態(tài)寄存器及程序計(jì)數(shù)器(PC)。在所有的寄存器中,有些是各模式共用的同一個(gè)物理寄存器,有些是各模式自己擁有的獨(dú)立的物理寄存器。
3、 通用寄存器可以分為3類:未備份寄存器(R0~R7)、備份寄存器(R8~R14)和程序計(jì)數(shù)器PC(R15)。對(duì)于每一個(gè)未備份寄存器來說,在所有的處理器模式下指的都是同一個(gè)物理寄存器。對(duì)應(yīng)備份寄存器R8~R12來說,每個(gè)寄存器對(duì)應(yīng)兩個(gè)不同的物理寄存器,這使得中斷處理非常簡單。例如,僅僅使用R8~R14寄存器時(shí),F(xiàn)IQ處理程序可以不必執(zhí)行保存和恢復(fù)中斷現(xiàn)場的指令,從而使中斷處理過程非常迅速。對(duì)于備份寄存器R13和R14來說,每個(gè)寄存器對(duì)應(yīng)6個(gè)不同的物理寄存器,其中的一個(gè)是用戶模式和系統(tǒng)模式共用的,另外的5個(gè)對(duì)應(yīng)于其他5種處理器模式。
4、每一種異常模式擁有自己的物理的R13。應(yīng)用程序初始化該R13,使其指向該異常模式專用的棧地址。當(dāng)進(jìn)入異常模式時(shí),可以將需要使用的寄存器保存在R13所指的棧中;當(dāng)退出異常處理程序時(shí),將保存在R13所指的棧中的寄存器值彈出。這樣就使異常處理程序不會(huì)破壞被其中斷程序的運(yùn)行現(xiàn)場。
5、寄存器R14又被稱為連接寄存器(Link Register,LR),在ARM體系中具有下面兩種特殊的作用:
i. 每一種處理器模式自己的物理R14中存放當(dāng)前子程序的返回地址。當(dāng)通過BL或BLX指令調(diào)用子程序時(shí),R14被設(shè)置成該子程序的返回地址。在子程序中,當(dāng)把R14的值復(fù)制到程序計(jì)數(shù)器PC中時(shí),子程序即返回。
ii.當(dāng)異常中斷發(fā)生時(shí),該異常模式特定的物理R14被設(shè)置成該異常模式將要返回的地址,對(duì)于有些異常模式,R14的值可能與將返回的地址有一個(gè)常數(shù)的偏移量。具體的返回方式與子程序返回方式基本相同。
6、由于ARM采用了流水線機(jī)制,當(dāng)正確讀取了PC的值時(shí),該值為當(dāng)前指令地址值加8個(gè)字節(jié)。也就是說,對(duì)于ARM指令集來說,PC指向當(dāng)前指令的下兩條指令的地址,由于ARM指令是字節(jié)對(duì)齊的,PC值得第0位和第1位總為0。
7、 對(duì)于ARM版本3以及更低的版本,寫入R15的地址值的bits[1:0]被忽略,對(duì)于ARM版本4以及更高的版本,程序必須保證寫入R15寄存器的地址值的bits[1:0]為0b00;否則會(huì)產(chǎn)生不可預(yù)知的結(jié)果。對(duì)于Thumb指令集來說,指令是半字對(duì)齊的。處理器將忽略bit[0]。
還有一些指令對(duì)于R15的用法有一些特殊的要求。比如,指令BX利用bit[0]來確定是ARM指令,還是Thumb指令。
8、指令mov pc, pc將程序跳轉(zhuǎn)到當(dāng)前指令下面第2條指令處執(zhí)行。類似的指令還有add pc, pc, #0
9、 每一種處理器模式下都有一個(gè)專用的物理狀態(tài)寄存器,稱為SPSR(備份程序狀態(tài)寄存器)。當(dāng)特定的異常中斷發(fā)生時(shí),這個(gè)寄存器用于存放當(dāng)前程序狀態(tài)寄存器的內(nèi)容。在異常中斷程序退出時(shí),可以用SPSR中保存的值來恢復(fù)CPSR。
10、 由于用戶模式和系統(tǒng)模式不是異常中斷模式,所以它們沒有SPSR。當(dāng)在用戶模式或系統(tǒng)模式中 訪問SPSR,將會(huì)產(chǎn)生不可預(yù)知的結(jié)果。
-----------------------------------------------------------------------------------------------------
ARM處理器共有37個(gè)寄存器。其中包括:31個(gè)通用寄存器,包括程序計(jì)數(shù)器(PC)在內(nèi)。這些寄存器都是32位寄存器。以及6個(gè)32位狀態(tài)寄存器。但目前只使用了其中12位。ARM處理器共有7種不同的處理器模式,在每一種處理器模式中有一組相應(yīng)的寄存器組。任意時(shí)刻(也就是任意的處理器模式下),可見的寄存器包括15個(gè)通用寄存器(R0~R14)、一個(gè)或兩個(gè)狀態(tài)寄存器及程序計(jì)數(shù)器(PC)。
用戶模式 | 系統(tǒng)模式 | 特權(quán)模式 | 中止模式 | 未定義指令模式 | 外部中斷模式 | 快速中斷模式 |
R0 | R0 | R0 | R0 | R0 | R0 | R0 |
R1 | R1 | R1 | R1 | R1 | R1 | R1 |
R2 | R2 | R2 | R2 | R2 | R2 | R2 |
R3 | R3 | R3 | R3 | R3 | R3 | R3 |
R4 | R4 | R4 | R4 | R4 | R4 | R4 |
R5 | R5 | R5 | R5 | R5 | R5 | R5 |
R6 | R6 | R6 | R6 | R6 | R6 | R6 |
R8 | R8 | R8 | R8 | R8 | R8 | R8_fiq |
R9 | R9 | R9 | R9 | R9 | R9 | R9_fiq |
R10 | R10 | R10 | R10 | R10 | R10 | R10_fiq |
R11 | R11 | R11 | R11 | R11 | R11 | R11_fiq |
R12 | R12 | R12 | R12 | R12 | R12 | R12_fiq |
R13 | R13 | R13_svc | R13_abt | R13_und | R13_inq | R13_fiq |
R14 | R14 | R14_svc | R14_abt | R14_und | R14_inq | R14_fiq |
PC | PC | PC | PC | PC | PC | PC |
CPSR | CPSR | CPSR SPSR_svc | CPSR SPSR_abt | CPSR SPSR_und | CPSR SPSR_inq | CPSR SPSR_fiq |
當(dāng)成功的向R15寫入一個(gè)數(shù)值時(shí),程序?qū)⑻D(zhuǎn)到該地址執(zhí)行。由于ARM指令是字對(duì)齊的,寫入R15的值應(yīng)滿足bits[1:0]為0b00,具體要求arm各版本有所不同:
**對(duì)于arm3以及更低的版本,寫入R15的地址值bits[1:0]被忽略,即寫入r15的地址值將與0xFFFF FFFC做與操作。
**對(duì)于ARM4以及更高的版本,程序必須保證寫入R15的地址值bits[1:0]為0b00,否則將產(chǎn)生不可預(yù)知的后果。
對(duì)于Thumb指令集來說,指令是半字對(duì)齊的,處理器將忽略bit[0]。
CPSR(當(dāng)前程序狀態(tài)寄存器)可以在任何處理器模式下被訪問。它包含了條件標(biāo)志位、中斷禁止位、當(dāng)前處理器模式標(biāo)志以及其他的一些控制和狀態(tài)位。
31 | 30 | 29 | 28 | 27 | 26 | 7 | 6 | 5 | 4 | 3 | 2 | 1 | 0 |
N | Z | C | V | Q | DNM(RAZ) | I | F | T | M4 | M3 | M2 | M1 | M0 |
評(píng)論