這是arm的時(shí)鐘集成模塊，主要想介紹關(guān)于arm的時(shí)鐘體系.

S3C2440 有2個(gè)PLL(鎖相環(huán))，一個(gè)是mpll,一個(gè)是upll

pll(鎖相環(huán))

是一種產(chǎn)生時(shí)鐘頻率的東西，通常產(chǎn)生時(shí)鐘頻率都是使用晶振(晶體振蕩器)，不過由于頻率固定或者生產(chǎn)成本高等一系列的原因，才產(chǎn)生出pll。pll合成器有外部晶體和對(duì)晶體的特定頻率加班或者分頻的集成pll電路。可以看出，pll可以在本身晶體的限制下自己diy要的頻率，而且相對(duì)成本也不會(huì)很高。

mpll會(huì)產(chǎn)生3中種時(shí)鐘頻率：FCLK,HCLK,PCLK

FCLK(CPU的頻率)：主要用于cpu核

HCLK:用于AHB(高速的外設(shè)總線)

PCLK：用于低速外圍設(shè)備總線

upll用于usb外設(shè)

左上角的那個(gè)圈中的EXTCLK與OSC這兩個(gè)是arm的時(shí)鐘來源，EXTCLK是外部時(shí)鐘，OSC是晶體。通過OM[2:3]來決定是用哪種方式；

這幅圖讓我們知道了arm時(shí)鐘的產(chǎn)生來源，以及一系列的過程.

當(dāng)arm通電的使用，F(xiàn)CLK不是有mpll來決定的，而是有FIN(外部輸入時(shí)鐘)，當(dāng)nRESET高電平的時(shí)候，PLL開始進(jìn)行設(shè)置，這個(gè)時(shí)候OM[2:3]已經(jīng)鎖定了，"PLL is configured by S/Y first time" 這個(gè)地方就是PLL的寄存器都已經(jīng)被設(shè)置好的時(shí)候，至于LOCKTIME是什么，這個(gè)是PLL要輸出穩(wěn)定的頻率所需要的時(shí)候，這個(gè)時(shí)候的FCLK為0，也就是cpu這個(gè)時(shí)候是不工作的。等locktime時(shí)間玩了以后，我們看到FCLK的頻率就變的高很多，這就是cpu頻率的來源。