在運行模式下，為了保持CPU繼續(xù)運行并執(zhí)行代碼，有下列幾種途徑可降低功率消耗：
● 降低系統(tǒng)時鐘
● 關閉未使用外設的時鐘
● 關閉所有未使用的模擬功能塊
但是，如果CPU不需要保持運行，可使用下列三種低功耗模式：
● 等待(Wait)
● 活躍停機(Active Halt)( 可配置為慢速或快速喚醒)
● 停機(Halt) (可配置為慢速或快速喚醒)
用戶可選擇以上三種模式中的一種，并合理配置，以在最低功耗、最快喚醒速度和可使用的喚醒源之間獲得最佳平衡點。

常規(guī)考慮
一般來說，低功耗特性在要求節(jié)省能量的應用中非常重要。對于要求電池使用壽命較長的便攜式應用，超低功耗顯得尤為重要。而且這對于環(huán)境保護也是至關重要的。
硅片中通常存在兩種功耗：
● 靜態(tài)功耗：由極化電流和漏電流造成。靜態(tài)功耗很小，只在停機(Halt) 模式和活躍停機
(Active Halt) 模式(參見9.3)下有意義。
● 動態(tài)功耗：來自于芯片上正在運行的數(shù)字模塊。它取決于V DD，時鐘頻率和負載電容。
一個微控制器的功耗取決于：
● V DD供電電壓
● 模擬性能
● MCU大小及數(shù)字邏輯門數(shù)(漏電流及負載電容)
● 時鐘頻率
● 處于激活狀態(tài)的外設數(shù)目
● 可用的低功耗模式及級別
微控制器的處理速度也很重要，這使得用戶程序只需很短時間處于運行狀態(tài)，而更多時間處于低功耗模式下。
使用MCU靈活的低功耗特性，用戶可在很大范圍內降低系統(tǒng)功耗并快速恢復操作。

低功耗的時鐘管理

降低系統(tǒng)時鐘

在運行模式，為了即能滿足系統(tǒng)性能又能降低功耗，選擇合適的系統(tǒng)時鐘源是很重要的。可通過寫時鐘控制寄存器選擇時鐘源。參見時鐘控制章節(jié)。
通過寫時鐘分頻寄存器CLK_CKDIVR的位CPUDIV[2:0] ，可降低fCPU的時鐘頻率。這會降低CPU的速度，但同時可降低CPU的功耗。其它外設(由fMASTER提供時鐘)不會受此設置影響。
在運行模式下，任何時候需要恢復全速運行，將CPUDIV[2:0] 清0即可。

外設時鐘門控

為了更進一步降低功耗，可使用時鐘門控。用戶可在任意時間打開或關閉fMASTER與各個外設的連接。參見時鐘控制章節(jié)。
此設置在運行模式和等待模式均有效。

低功耗模式

等待(Wait)模式
在運行模式下執(zhí)行WFI(等待中斷) 指令，可進入等待模式。此時CPU停止運行，但外設與中斷控制器仍保持運行，因此功耗會有所降低。等待模式可與PCG(外設時鐘門控) ，降低CPU時鐘頻率，以及選擇低功耗時鐘源(LSI ，HSI) 相結合使用，以進一步降低系統(tǒng)功耗。參見時鐘控制(CLK) 的說明。
在等待模式下，所有寄存器與RAM的內容保持不變，之前所定義的時鐘配置也保持不變( 主時鐘狀態(tài)寄存器CLK_CMSR) 。
當一個內部或外部中斷請求產(chǎn)生時，CPU從等待模式喚醒并恢復工作。
停機(Halt)模式
在該模式下主時鐘停止。即由fMASTER提供時鐘的CPU及所有外設均被關閉。因此，所有外設均沒有時鐘，MCU的數(shù)字部分不消耗能量。
在停機模式下，所有寄存器與RAM的內容保持不變，默認情況下時鐘配置也保持不變( 主時鐘狀態(tài)寄存器CLK_CMSR) 。
MCU可通過執(zhí)行HALT指令進入停機模式。外部中斷可將MCU從停機模式喚醒。外部中斷指配置為中斷輸入的GPIO端口或具有觸發(fā)外設中斷能力的端口。
在這種模式下，為了節(jié)省功耗主電壓調節(jié)器關閉。僅低電壓調節(jié)器(及掉電復位)處于工作狀態(tài)。 快速時鐘啟動 HSI RC的啟動速度比HSE快( 參見數(shù)據(jù)手冊中電特性參數(shù)) 。因此，為了減少MCU的喚醒時間，建議在進入暫停模式前選擇HSI做為fMASTER的時鐘源。
在進入停機模式前可通過設置內部時鐘寄存器CLK_ICKR 的FHWU位選擇HSI做為fMASTER的時鐘源，而無需時鐘切換。參見時鐘控制章節(jié)。

活躍停機(Active Halt)模式
活躍停機模式與停機模式類似，但它不需要外部中斷喚醒。它使用AWU，在一定的延時后產(chǎn)生一個內部喚醒事件，延遲時間是用戶可編程的。
在活躍暫停模式下，主振蕩器、CPU及幾乎所有外設都被停止。如果AWU和IWD 已被使能，則只有LSI RC與HSE仍處于運行狀態(tài)，以驅動AWU和IWD 計數(shù)器。

為進入活躍停機模式，需首先使能AWU(如AWU章節(jié)所述)，然后執(zhí)行HALT指令。

主電壓調節(jié)器自動關閉

默認情況下，為了從活躍停機模式快速喚醒，主電壓調節(jié)器處于激活狀態(tài)。 但其電流消耗是不可忽視的。
為進一步降低功耗，當MCU進入活躍停機模式時，主電壓調節(jié)器可自動關閉。通過設置內部時鐘寄存器CLK_ICKR 的REGAH位可實現(xiàn)此功能。此時：
● MCU內核由低功耗電壓調節(jié)器(LPVR)供電(如同停機模式)。
● 僅LSI時鐘源可用，因為HSE時鐘源對于LPVR 來說電流消耗太大。
在喚醒時主電壓調節(jié)器重新被打開，這需要一個比較長的喚醒時間( 參見數(shù)據(jù)手冊電特性部分喚醒時間與電流消耗的相關數(shù)據(jù))。
快速喚醒時鐘
如停機模式所述，為了縮短喚醒時間，建議使用HSI做為fMASTER的時鐘源。FHWU 位也可用于縮短切換時間。
在活躍停機模式下，快速喚醒是很重要的。這可以提高CPU的執(zhí)行效率，使MCU處于運行狀態(tài)與低功耗模式之間的時間最短，從而減少整體平均功耗。

附加的模擬功耗控制
停機模式下的快速內存喚醒
默認情況下，微控制器進入停機模式后FLASH是處于掉電狀態(tài)的。此時，漏電流可忽略不計，功耗是非常低的。但FLASH的喚醒時間較長(幾微秒)。
如果用戶需要從停機模式快速喚醒，可將FLASH_CR1 的HALT位置1 。當微控制器進入停機模式時，這將確保FLASH處于等待狀態(tài)，喚醒時間降至幾納秒。但功耗將增至幾微安。 詳情請參見數(shù)據(jù)手冊電特性章節(jié)。
活躍停機模式下的超低內存功耗
在活躍停機模式下，為加快喚醒時間，默認情況下FLASH處于工作狀態(tài)，因此并沒有降低功耗。
為降低功耗，用戶可將FLASH_CR1 的AHALT位置1 。在進入活躍停機模式時，這將停止向FLASH供電以降低功耗，但喚醒時間將增至微秒級。