在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            MSP430時鐘分析

            作者: 時間:2016-11-13 來源:網(wǎng)絡(luò) 收藏
            最近開始學習MSP430,在所有單片機學習中,時鐘的設(shè)置無疑是最基本的一項工作! 尤其對于現(xiàn)在的單片機,外部有低速,高速兩種晶振,內(nèi)部還有PLL的內(nèi)部時鐘源,設(shè)置好系統(tǒng)工作的時鐘則是工作完美開始的表現(xiàn)。
            我一共用了兩種系列的430單片機,MSP430F149和MSP430F437,系列的不同,時鐘的設(shè)置也略有不同,下面從149的時鐘一步一步來說吧!
            在f149中,基礎(chǔ)時鐘是被叫做basic clock module,
            其一共有三個時鐘源:
            一個LFXT1CLK,為低速/高速晶振源,通常接32.768khz,也可以接(400khz~8Mhz)
            一個為XT2CLK,外接標準高速晶振,通常是接8Mhz,也可以接(400khz~8Mhz)
            還有一個叫DCOCLK,為內(nèi)部晶振,有RC震蕩回路構(gòu)成。
            在430內(nèi)部一共有三個時鐘系統(tǒng)
            一個為ACLK,通常由LFXT1CLK作為時鐘源,可以通過軟件控制改時鐘的分頻系樹。
            一個為MCLK,即Main CLK,一聽就知道是主時鐘單元,為系統(tǒng)內(nèi)核提供時鐘,它可以通過軟件從三個時鐘源選擇,
            一個為SMCLK,稱作輔助主時鐘,也是可以由軟件選擇時鐘源。
            Basic Clock Module Registers(基礎(chǔ)時鐘寄存器)
            DCO control register DCOCTL
            Basic clock system control 1 BCSCTL1
            Basic clock system control 2 BCSCTL2
            SFR interrupt enable register 1 IE1
            SFR interrupt flag register 1 IFG1
            DCOCTL寄存器是用來配置DCOCLK的,這里暫且不提
            BCSCTL1 與BCSCTL2 寄存器則顯得比較重要,這兩個寄存器控制了你整個系統(tǒng)中430的工作時鐘系統(tǒng)。
            BCSCTL1寄存器:
            7 6 54 3 210
            XT2OFF XTS DIVAx XT5V RSELx
            XT20FF: 用來控制XT2晶振的開啟和關(guān)閉,置1時關(guān)閉,置0時,開啟
            XTS: 用來選擇低速晶體的工作模式(可忽略)
            DIVAx: 用來選擇ACLK的分頻系數(shù)
            XT5V: 無用
            RSELx: 選擇電阻(沒用過,一般置0)
            BCSCTL2
            7 6 5 4 3 2 1 0
            SELMx DIVMx SELS DIVSx DOCR
            SELMx:選擇MCLK的時鐘源,
            00 DCOCLK
            01 DCOCLK
            10 XT2CLK
            11 LFX1CLK
            DIVMx: MCLK的分頻
            00 1分頻
            01 2分頻
            10 4分頻
            11 8分頻
            SELS:SMCLK的時鐘源,0時為內(nèi)置DCO,1時為外置高速XT2
            DIVSx:SMCLK的分頻,同MCLK分頻
            DCOR:控制頻率的電阻是內(nèi)部還是外部(沒用過)
            實例初始化程序
            void Init_CLK(void)
            {
            unsigned int i;
            BCSCTL1=0x00;//XT2開啟,LFXTCLK為低頻模式,ACLK分頻為0
            do
            {
            IFG1&=~OFIFG;
            for(i=0x20;i>0;i--);
            }
            while((IFG1&OFIFG)==OFIFG); //當OSCFault=1 即晶振不起振則等待
            BCSCTL2=0X00;
            BCSCTL2|=SELM1; //MCLK 時鐘為XT2,
            BCSCTL2|=SELS; //SMCLK時鐘為XT2
            }


            關(guān)鍵詞: MSP430時鐘分

            評論


            技術(shù)專區(qū)

            關(guān)閉