ADC芯片采用帶插值平均的Flash結(jié)構(gòu)，集成約1250只晶體管。測試結(jié)果表明，芯片可以在8GHz時鐘頻率下穩(wěn)定工作，最高采樣頻率可達9GHz。超高速DAC芯片采用基于R-2R的電流開關結(jié)構(gòu)，同時集成了10Gbps自測試碼流發(fā)生電路，共包含1045只晶體管。測試結(jié)果表明，該芯片可以在10GHz時鐘頻率下正常工作。

　　超高速ADC/DAC芯片在光通訊及無線寬帶通信領域有廣闊的應用前景。這兩款芯片的研制成功，大大提升了國內(nèi)單片高速ADC和DAC電路的最高采樣頻率，也為今后研制更高性能ADC/DAC電路打下了堅實的基礎。

　　圖1：高速ADC芯片評估板以及芯片照片

　　圖2：8GS/s采樣率下時鐘輸出以及D0、D1、D2數(shù)據(jù)信號眼圖實測結(jié)果

　　圖3：高速DAC芯片評估板以及芯片照片

　　圖4：微分非線性誤差(DNL)、積分非線性誤差(INL)測試結(jié)果