隨著嵌入式產品的發(fā)展，各種嵌入式操作系統(tǒng)，以及嵌入式上層應用軟件層出不窮。這就對大容量SDRAM的需求日益增強。目前用于嵌入式產品中的存儲器主要有FLASH和SDRAM。FLASH作為靜態(tài)存儲器，被應用于存放啟動代碼和操作系統(tǒng)內核，SDRAM作為動態(tài)存儲器，被應用于存放實時更新的數(shù)據(jù)信息。在此，采用Intel的PXA255處理器。使用32 MB的NOR FLASH作為放置啟動代碼和操作系統(tǒng)的靜態(tài)存儲空間，使用256 MB的SDRAM作為動態(tài)存儲空問，使用2 GB的CF卡作為應用程序和數(shù)據(jù)的存儲空間，并與液晶顯示屏、音頻、觸摸一起構成一個功能強大的嵌入式體系。

1 隨機存儲器介紹

隨機存儲器主要分為靜態(tài)隨機存儲器(SRAM)、動態(tài)隨機存儲器(DRAM)及SDRAM。1個SRAM單元通常由4～6個晶體管組成，當這個SRAM單元被賦予O或者1的狀態(tài)之后，它會保持這個狀態(tài)直到下次被賦予新的狀態(tài)或者斷電之后才會更改或者消失。SRAM的讀寫速度相對比較快，而且比較省電，但是存儲1 b的信息需要4～6只晶體管。DRAM和SDRAM必須在一定的時間內不停地刷新才能保持其中存儲的數(shù)據(jù)，但存儲1 b的信息只要1只晶體管就可以實現(xiàn)。在數(shù)據(jù)讀寫的過程中，SRAM，DRAM及SDRAM均有不同的工作方式。DRAM和SDRAM相對于SRAM增加了多路尋址技術，即利用2個連續(xù)的周期傳輸?shù)刂窋?shù)據(jù)，達到使用一半的地址線，以完成SRAM同樣功能的目的。SDRAM相對于DRAM不僅提出了多Bank的工作模式，并且SDRAM與CPU和芯片組共享時鐘，芯片組可以主動地在每個時鐘的上升沿發(fā)給sDRAM控制命令。

2 硬件設計方案

2.1 SDRAM工作原理

SDRAM本身是由多個Bank區(qū)域構成，對SDRAM的操作實際上是通過區(qū)域片選信號對單獨Bank進行的操作。SDRAM中單個Bank的讀取過程如圖1所示。

(1)通過地址總線將行地址傳輸?shù)降刂芬_;

(2)RAS(行地址使能信號)被激活，這樣行地址被傳送到行地址門閂線路中;

(3)行地址解碼器根據(jù)接收到的數(shù)據(jù)選擇相應的行;

(4)wE(寫使能信號)引腳確定不被激活，所以SDRAM知道它不會進行寫操作;

(5)列地址通過地址總線傳輸?shù)降刂芬_;

(6)CAS(列地址使能信號)引腳被激活，這樣地址被傳送到列地址門閂線路中;

(7)DQM(輸出使能)引腳被激活，數(shù)據(jù)向外輸出。

這就完成了一個單Bank的讀操作，在讀取數(shù)據(jù)的過程中行列地址的尋址過程是通過兩個時鐘周期實現(xiàn)的，在第一個時鐘周期使能行地址，下一個時鐘周期使能列地址，這就實現(xiàn)了地址線的復用。

SDRAM寫入的過程和讀取過程是基本一樣的，只需要將wE信號激活。

2.2 硬件設計

對于SDRAM的硬件設計需要確定3個方面的內容：通過處理器的特性選擇SDRAM的型號;確定SDRAM地址線、數(shù)據(jù)線的連接方式;確定SDRAM控制信號線的連接方式。

2.2.1 SDRAM的選擇

該平臺處理器選擇Intel公司XSCALE架構的PXA255，它針對于SDRAM有4根專用的動態(tài)片選信號，能夠支持4塊內存區(qū)域，如圖2所示。

其中每塊區(qū)域所能支持到的最大物理地址為64 MB。并且每一塊內存區(qū)域均可使用16 b或32 b的SDRAM。

在硬件設計過程中考慮到硬件使用的可調節(jié)性，采用8片16 b×4 MB×4 Bank的SDRAM，共搭建了256 MB的極限存儲空間。其中，SDRAM選擇型號為三星公司的K4S561632E。

2.2.2 數(shù)據(jù)線、地址線的分配

PXA255處理器共有32位數(shù)據(jù)線和26位地址線。故在硬件設計時需要并行處理2塊16 b的SDRAM，分別連接高位和低位的16根數(shù)據(jù)線。

對于地址線的連接，首先需要參考SDRAM的數(shù)據(jù)手冊，確定SDRAM行列地址線的個數(shù)。其次根據(jù)處理器數(shù)據(jù)手冊確定具體地址線的連接方式。

在三星K4S561632E的數(shù)據(jù)手冊中是這樣給出的，如表1所示。

從表1中可以得出行列復用13根地址線，其中行地址13根，列地址9根，共組成22根地址線的尋址空間。在處理器PXA255中，給SDRAM分配的地址線空間是從A10～A22。這樣就可以完全確定地址線和數(shù)據(jù)線的連接方式，如圖3所示。

2.2.3 控制信號線的連接方式

對于SDRAM需要確定的控制線包括時鐘信號線、區(qū)域片選信號線及Bank片選信號線。對于這三類信號線PXA255處理器是這樣給出的，即：

(1)每兩組內存區(qū)域使用同一組時鐘信號線，即每128 MB的內存空間使用同一根時鐘信號線，故在設計中使用了2組時鐘信號線。

(2)共有4根區(qū)域片選信號，分別控制64 MB的物理地址空間。最大支持到256 MB的物理地址空間。

(3)地址線的23，24位用來實現(xiàn)對SDRAM內部Bank的選擇。

2.3 硬件的移植

針對于PXA27x系列的高端處理器，Intel并沒有對SDRAM部分做本質上的改動，仍然是4根動態(tài)片選信號，故硬件方面的設計可以完全移植到PXA27x系列的處理器中。

3 軟件設計方案

Windows CE操作系統(tǒng)下對內存的驅動代碼主要分為兩個部分，首先在BootLoader中對SDRAM進行底層初始化;其次在系統(tǒng)BSP包內需要將SDRAM所對應的物理地址映射為Windows CE下能夠識別的虛擬地址。

控制線的連接方式如圖4所示。

3.1 BootLoader代碼的買現(xiàn)

BootLoader是系統(tǒng)運行的起始點，它包含著系統(tǒng)運行的第一行代碼。BootLoader本身也是一個功能完整的微型操作系統(tǒng)，在內部需要實現(xiàn)任務調度、內存管理、文件系統(tǒng)，以及各種必要設備驅動程序的配置。其中內存管理即是完成SDRAM初始化的工作，包括設置SDRAM工作頻率、設置片選信號寄存器、設置刷新間隔和SDRAM潛伏期、以及配置系統(tǒng)內核的拷貝地址。控制線的連接方式如圖4所示。