在日前出爐的大量技術報告中，英特爾就其對多核處理器未來的研究，透露了更多的詳細信息。其中的亮點包括數(shù)據(jù)率達到15Gbps的新型超低功耗芯片到芯片互連研究成果，以及在多個內(nèi)核和它們的內(nèi)存更有效的擴展任務的各種技術。英特爾沒有透露在其商用產(chǎn)品中何時會采用這些新技術。

“最終我們將能夠把兆兆bps級的數(shù)據(jù)傳輸?shù)蕉鄠€內(nèi)核裸片上，”來自英特爾的院士兼I/O研究總監(jiān)Randy Mooney說，但是，采用目前的技術可能需要有100W的驚人功耗。

在日本舉辦的超大規(guī)模集成電路研討會(VLSI Symposium)的一次報告中，英特爾工程師對芯片到芯片鏈接的描述是：速度從5Gbps到15Gbps不等，功耗水平低至2.7mW/Gbps。該技術已應用于英特爾的具有80個內(nèi)核的原型Terascale處理器，功耗從以5Gbps的14mW到15Gbps的75mW。

Rambus于今年早期發(fā)布了一項速率能達到2.2 mW/Gbps的I/O的技術，但是，它僅以6Gbps的速度運行為特征。“我們正在生成快速I/O，其功耗低至目前生產(chǎn)的接口的功耗的14%。” Mooney如是表示。

英特爾采用多種技術實現(xiàn)了它的低功耗水平。該設計動態(tài)地調(diào)節(jié)發(fā)送器和接收器芯片的頻率和電平。此外，英特爾采用被動電感而不是電阻器來終接數(shù)據(jù)線。 Mooney說，這種芯片通過取消時鐘緩沖器也節(jié)約了功耗，讓時鐘信息隨著它通過一條具有受控電氣特性的導線而變化。時鐘變化不會讓處理任務中斷，但是，取消緩沖器會使功耗得到顯著的降低。

在另外一篇論文中，英特爾透露了一種事務處理內(nèi)存的軟件實現(xiàn)方案，過去，為了等待內(nèi)存變?yōu)榭捎?，要停止?zhí)行一些任務，新的方案讓處理器能消除大量的粗粒度鎖定機制。通過采用精細粒度的所謂原子級事務處理技術，英特爾能根據(jù)應用提供5%到100%的性能改進。“已經(jīng)有大量的原子級事務處理實現(xiàn)方案，但是這一種實現(xiàn)方案能使具有數(shù)十個內(nèi)核的芯片得到很好的升級，”英特爾負責Terascale計算研發(fā)項目的助理總監(jiān)Jerry Bautista表示。

在Terascale項目的其它進展中，英特爾透露說，公司在裸片上將采用一種硬件調(diào)度單元，以更好地對把線程分配到內(nèi)核的處理過程進行管理。這種硬件調(diào)度器在一個仿真64內(nèi)核的CPU上獲得了雙倍的性能。