相位重合點電路的設(shè)計是整個設(shè)計中最主要的部分，其電路圖如圖4所示。

為了得到與f0和fx相同頻率的脈沖，需要將f0和fx和本身取反延時后相與得到。最后再將兩個脈沖相與得到相位重合點的頻率fp。

在主控芯片中，本文選用了由PHILIPS公司生產(chǎn)的基于ARM7TDMI—S內(nèi)核的32位微處理器LPC2131。由于本文設(shè)計的高精度頻率計的實際需要，需要盡可能減小測量誤差，因此低功耗就成為選擇芯片的主要指標。本芯片采用馮諾依曼結(jié)構(gòu)，具有高性能和低功耗的特性，ARM7TDMI—S還使用了3級流水線技術(shù)，通常在執(zhí)行一條指令時，就對第二條指令進行譯碼并同時對第三條指令進行提取。這極大地提高了測量速度，使高精度測量能夠更加快速和準確。其中LPC2131產(chǎn)生的PWM脈沖作為參考閘門信號。與此同時，為了保證電路的穩(wěn)定性和降低成本，精簡了核心電路的組成，此方案利用ARM控制芯片LPC2131中兩個32位可編程定時/計數(shù)器。LPC2131通過片內(nèi)PLL可實現(xiàn)60MHz的CPU工作頻率，不僅滿足設(shè)計要求，降低了成本，而且提高了運算速度，避免引入不必要的誤差。

由圖2可知，fp與參考閘門信號共同決定實際閘門的開閉。實際閘門與標準頻率和被測頻率同步的原理如下：fp接在D觸發(fā)器的CP端，參考閘門信號接在D端，每當CP端接收到一個脈沖，就對參考閘門信號進行采樣。其中Q端與LPC2131相連來控制LPC2131中兩個計數(shù)器同時計數(shù)。如果參考閘門信號為低電平，那么Q端就為低電平，計數(shù)器不計數(shù)，如果參考閘門信號為高電平，那么Q端就為高電平，計數(shù)器開始計數(shù)，這樣實際閘門就與標準信號和被測信號達到了同步。原理圖如圖5所示。

3 軟件設(shè)計

本文所設(shè)計的系統(tǒng)其軟件是在ADS1.2平臺上用C語言編寫完成的。并使用EasyJTAG仿真器進行仿真。LPC2131在頻率計中一方面要將計數(shù)器的計數(shù)N0和Nx經(jīng)過公式(2)算出被測頻率值，并顯示在LCD上，同時還負責外部面板的按鍵功能。圖6為系統(tǒng)主程序流程圖。

4 結(jié)束語

本文選用32位ARM7的芯片作為核心的主控芯片，并利用相位重合檢測技術(shù)對高精度的頻率計進行了設(shè)計，為了讓實際閘門開閉時間與標準頻率和被測頻率同步，采用了對標準頻率和被測頻率的相位重合點的捕捉，有效地消除了±1個字的計數(shù)誤差，提高了測量準確度;由于使用了32位ARM7的芯片比過去使用16位單片機設(shè)計提高了控制系統(tǒng)和測量數(shù)據(jù)處理的速度。相位重合點生成電路是這種測量頻率方法的關(guān)鍵電路，使用簡單的邏輯電路進行設(shè)計，降低了整體電路的成本;同時使用恒溫晶振作為標準頻率的產(chǎn)生裝置，使本系統(tǒng)的測量頻率誤差能夠達到10-10量級。