文章內(nèi)容為線性電源(LDO)原理性分析總結(jié)。

　　線性電源(LDO)

　　低壓差線性穩(wěn)壓器(LDO)的基本電路如下所示，該電路由串聯(lián)調(diào)整管VT、取樣電阻R1和R2、比較放大器A組成。

　　對此的理解：穩(wěn)壓管為運放反向端提供穩(wěn)定的參考電壓Uref,輸出端通過R2的分壓提供運放同相端的電壓。當(dāng)輸出電壓過高時，同相端電壓值大于反向端參考，輸出為正值，因此三極管截止，Uout下降。當(dāng)輸出電壓Uout過低時，同相端電壓值小于反向端參考，輸出為負值，因此三極管導(dǎo)通，Uout上升。因此，穩(wěn)壓電路就是通過這種機制不斷調(diào)節(jié)輸出電壓，使其保持穩(wěn)定。

　　取樣電壓加在比較器A的同相輸入端，與加在反相輸入端的基準電壓Uref相比較，兩者的差值經(jīng)放大器A放大后，控制串聯(lián)調(diào)整管的壓降，從而穩(wěn)定輸出電壓。當(dāng)輸出電壓Uout降低時，基準電壓與取樣電壓的差值增加，比較放大器輸出的驅(qū)動電流增加，串聯(lián)調(diào)整管壓降減小，從而使輸出電壓升高。相反，若輸出電壓Uout超過所需要的設(shè)定值，比較放大器輸出的前驅(qū)動電流減小，從而使輸出電壓降低。

　　運放負端提供穩(wěn)定的電壓，運放正端通過輸出電壓由電阻網(wǎng)絡(luò)分壓得到。但輸出電壓高時，運放正端電壓也高，比負端值大，運放輸出為正，MOS管截止，OUT輸出降低;當(dāng)輸出電壓低時，運放正端電壓也低，比負端值小，運放輸出為負，MOS管導(dǎo)通，OUT輸出升高。穩(wěn)壓芯片就是通過這種機制不斷調(diào)整輸出電壓，使其穩(wěn)定的。