圖4 抽取濾波器芯片方框圖 圖5 自檢測DS DAC方框圖

　可編程增益放大器(PGA)

　　傳感器與信號源距離的不同,所產(chǎn)生的信號長度也會各異。使用PGA對接收到的數(shù)據(jù)放大可以充分利用所有的ADC功能。圖2顯示的是PGA的內(nèi)部構(gòu)造。增益設(shè)置從1X到64X采用的是二進(jìn)制加權(quán)算法。每個PGA放大器都使用斷路器穩(wěn)定機(jī)制,以消除偏移電壓和1/f 噪聲效應(yīng)。該放大器的輸入?yún)⒖荚肼曨l率為0.1到2000Hz,輸入噪聲電壓為8.5 nV。

　　即使增益設(shè)置為36dB,PGA仍然表現(xiàn)出極高的線性(118dB)。采用了獨特的多路前饋架構(gòu)的放大器是完全可能實現(xiàn)這種性能的。采用這種特殊的多路前饋架構(gòu)可在極低的運行功率(27.5mW)下獲得帶寬為200Hz的180dB開環(huán)增益。與目前主流的極補償放大器需要的10GHz總增益帶寬相比,這種多路前饋補償放大器結(jié)構(gòu)僅需要10MHz的總增益帶寬,因而節(jié)省了功率。

　　PGA是專為地震應(yīng)用而設(shè)計的。在輸入MUX中,針對主信號流可選擇A輸入選項;在通道校準(zhǔn)時選擇B輸入選項;選擇內(nèi)部終止(800)可決定通道地噪聲選項。另一種設(shè)計功率和噪聲規(guī)格與之相類似,但沒有用于水下聽診器的高阻抗的斷路器穩(wěn)定接口。這種放大器的1/f角度為~10Hz?！　?/p>

　　 圖6 自檢測DS DAC方框圖

　　調(diào)節(jié)器(模數(shù)轉(zhuǎn)換器)

　　圖3顯示的是該設(shè)計中應(yīng)用的4階單位品調(diào)節(jié)器。ADC的性能主要是由第一積分器和反饋DAC決定的。因此,這種調(diào)節(jié)器將大部分功率用在第一積分器上,以獲取最高的線性能力,并最大限度地減少噪聲。該設(shè)計通過選擇恰當(dāng)?shù)恼{(diào)節(jié)器系數(shù)和動態(tài)地調(diào)整第一積分器偏壓大幅節(jié)省了功率。此外,粗/精電荷采樣配置可用來降低非線性輸入電流導(dǎo)致的失真度。在所有電路中采用的全差分電路,也有助于降低噪聲并使線性達(dá)到最佳。

　　第一積分器還采用了一種時鐘化的動態(tài)偏壓A類放大器,在每一個階段中都盡可能地降低了功率損耗。第一積分器中的放大器負(fù)責(zé)處理三個不同的任務(wù),即回轉(zhuǎn)、沉降并維持輸出值。在調(diào)節(jié)器的第一積分器中,各個階段中動態(tài)變化的電流水平也可以保證節(jié)省功率。更高的電流能夠在相對較短的時間內(nèi)完成回轉(zhuǎn)階段,為接下來的沉降階段節(jié)約了更多的時間。這樣就減少了放大器所需的互導(dǎo)(gm),從而節(jié)約了功率。回轉(zhuǎn)階段的電流強(qiáng)度是沉降階段電流強(qiáng)度的四倍。還有一個能夠節(jié)省功率的地方,那就是放大器的第一階段。放大器第二階段的樣本正是第一階段的輸出數(shù)據(jù)。這一階段的偏置電流有可能降低到沉降階段電流強(qiáng)度的四分之一。這樣可以節(jié)省約30%的功率。