多并行處理器接收機設(shè)計與實現(xiàn)
加入技術(shù)交流群
為了檢驗實際布線后信號的完整性，在布線完成之后對數(shù)據(jù)線和地址線分別做了后仿真，這里只取數(shù)據(jù)線AED50和地址線AEA3的后仿真波形圖，如圖7，圖8所示。本文引用地址：http://www.biyoush.com/article/195802.htm
圖7，圖8中，U6為DSP，它作為驅(qū)動源，輸出100 MHz的矩形波信號驅(qū)動它的外設(shè)；U7，U8為SDRAM，U10為DPRAM，U13為FPGA，它們作為DSP的外設(shè)，接收DSP發(fā)送來的信號。從這兩幅圖中可以看出，反射信號對數(shù)據(jù)線和地址線都有一定的影響，但都滿足信號完整性的要求，同時也驗證了在兩種不同拓撲結(jié)構(gòu)下所產(chǎn)生的信號質(zhì)量不同。
5 測試結(jié)果
該接收機板已經(jīng)設(shè)計實現(xiàn)。為了檢測電路板的功能和性能，針對DSP和FPGA編制了所需的驅(qū)動程序，并通過各種測試程序?qū)﹄娐钒遄隽舜罅康?、長時間的各種測試。經(jīng)過測試，可以確定電路板的功能已經(jīng)按照設(shè)計的初衷實現(xiàn)，也符合接收機板要求的技術(shù)指標。另外，對電路板上各種資源訪問性能的測試結(jié)果做了統(tǒng)計，如表2所示。
6 結(jié) 語
該接收機板的運算能力強，通用性強，存儲容量大，可以通用于各種視頻圖像處理、雷達信號處理和衛(wèi)星信號處理等領(lǐng)域，目前已應用在對處理速率和存儲容量要求較高的衛(wèi)星接收機技術(shù)方案中。
評論