嵌入式系統(tǒng)的PCIe時(shí)鐘分配
加入技術(shù)交流群
PCI Express(PCIe)是嵌入式和其它系統(tǒng)類型的背板間通信的一個(gè)非常理想的協(xié)議。然而，在嵌入式環(huán)境中，背板連接器引腳通常很昂貴，因此，采用點(diǎn)對(duì)點(diǎn)連接的星型結(jié)構(gòu)的PCIe時(shí)鐘分配方案并不理想。本文將討論如何使用一個(gè)多點(diǎn)信號(hào)來分配PCIe時(shí)鐘，而且仍滿足PCIe第二代規(guī)范嚴(yán)格的抖動(dòng)要求。
本文引用地址：http://www.biyoush.com/article/195478.htmPCIe計(jì)時(shí)
PCIe基本規(guī)范1.1和2.0為信令速率2.5Gbps和5.0Gbps的時(shí)鐘分配定義了三個(gè)不同模型，見圖1、圖2和圖3。
共用時(shí)鐘架構(gòu)成為最常使用的方法有很多理由。首先，大多數(shù)支持PCIe接口的商用芯片只適用于這種架構(gòu)。其次，這種架構(gòu)是唯一可以直接支持展頻計(jì)時(shí)(Spread Spectrum clocking，簡(jiǎn)稱SSC)的架構(gòu)。SSC在減少電磁干擾峰化方面起著非常重要的作用，因此可以簡(jiǎn)化符合系統(tǒng)電磁輻射限制的工作(圖4)。最后，這種架構(gòu)最容易形成概念和設(shè)計(jì)。
評(píng)論