在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

    
    
    <address id="vxupu"><td id="vxupu"></td></address>

      <pre id="vxupu"><small id="vxupu"></small></pre>
      <dfn id="vxupu"></dfn>
      <div id="vxupu"><small id="vxupu"></small></div>
    1. 新聞中心

      EEPW首頁 > 測(cè)試測(cè)量 > 設(shè)計(jì)應(yīng)用 > 基于USB2_0和DDR2的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與FPGA實(shí)現(xiàn)

      基于USB2_0和DDR2的數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)與FPGA實(shí)現(xiàn)

      作者: 時(shí)間:2011-01-13 來源:網(wǎng)絡(luò) 收藏

      2.2 IF模塊設(shè)計(jì)

      IF模塊負(fù)責(zé)接口的轉(zhuǎn)換和數(shù)據(jù)傳輸?shù)目刂?,其結(jié)構(gòu)如圖2所示。其中, usb2ddr和eoc2ddr子模塊分別控制2.0與 SDRAM、外部采集接口與 SDRAM之間數(shù)據(jù)的上下行傳輸。

      上下行數(shù)據(jù)傳輸分別由usb2ddr_ctrl 和eoc2ddr_ctrl模塊中的狀態(tài)機(jī)進(jìn)行控制和管理。其中采集模式和深度由MCU的ESFR總線配置, 而傳輸開始信號(hào)則使用MCU的PORT0 [0]、PORT0[1], 結(jié)束信號(hào)連接在MCU的外部中斷NINT0和NINT1上, 這樣可使MCU能夠及時(shí)響應(yīng)。上行采集開始后, 首先使eoc2ddr_ctrl中的控制狀態(tài)機(jī)處于寫狀態(tài), 并不斷地比較的地址與配置深度, 直到采集完成。然后再使usb2ddr_ctrl中的控制狀態(tài)機(jī)處于讀狀態(tài), 同樣也比較地址與深度,直到數(shù)據(jù)讀取完成。下行傳輸過程則與之相反。

      IF模塊結(jié)構(gòu)框圖
      IF模塊結(jié)構(gòu)框圖
      圖2 IF模塊結(jié)構(gòu)框圖。

      由于各個(gè)接口上數(shù)據(jù)傳輸?shù)乃俾什煌?因此, 數(shù)據(jù)傳輸時(shí), 要異步FIFO或者緩存。在本設(shè)計(jì)中, 由于各接口速率固定, 因此, 可采用雙端口RAM作乒乓緩存方式以提高效率并保證數(shù)據(jù)連續(xù), 圖3所示是乒乓緩存原理圖。

      乒乓緩存原理圖
      乒乓緩存原理圖
      圖3 乒乓緩存原理圖。

      當(dāng)下行發(fā)出數(shù)據(jù)時(shí), 從DDR2的125 M×128bit到50 M×8 bit所需要的最小深度為32×8 bit, 因?yàn)閺腟DRAM中讀數(shù)據(jù)的最大延遲是26個(gè)DDR2時(shí)鐘周期(即208 ns), 而將DDR2讀出的128 bit發(fā)出則需要16個(gè)時(shí)鐘周期(即320 ns), 因此, 為了保證發(fā)出的數(shù)據(jù)可連續(xù)進(jìn)行乒乓操作, 需要2×128bit的深度。同理, 在上行數(shù)據(jù)從DDR2的125 M×128 bit到的30 M×32 bit則需要4×128 bit深度,因?yàn)?a class="contentlabel" href="http://www.biyoush.com/news/listbylabel/label/USB">USB時(shí)鐘讀完128 bit數(shù)據(jù)需要133.2 ns, 小于SDRAM 讀數(shù)據(jù)延遲的208 ns, 因此, 每次從SDRAM中讀2×128 bit數(shù)據(jù)時(shí), 其乒乓操作就至少需要4×128 bit深度。

      3 系統(tǒng)的改進(jìn)

      系統(tǒng)對(duì)傳統(tǒng)的系統(tǒng)做了創(chuàng)新型改進(jìn)。改進(jìn)主要是三個(gè)方面: 一是對(duì)的深度實(shí)行可配置模式; 二是在功能上不僅作為數(shù)據(jù)采集系統(tǒng), 還能作為數(shù)據(jù)發(fā)生器, 即將采集到計(jì)算機(jī)上的數(shù)據(jù)通過數(shù)據(jù)采集系統(tǒng)發(fā)送出來; 三是該數(shù)據(jù)采集系統(tǒng)有兩種工作模式, 即普通采集模式和觸發(fā)采集模式。

      深度可配置增加了系統(tǒng)在使用過程中的靈活性。該系統(tǒng)除了采集數(shù)據(jù)外, 還能將數(shù)據(jù)發(fā)出來用于芯片的原型驗(yàn)證, 從而避免了緩慢的大數(shù)據(jù)量仿真, 更增強(qiáng)了系統(tǒng)的實(shí)用性。通過ESFR配置8 bit的深度寄存器可實(shí)現(xiàn)以16 MByte為單位的深度調(diào)節(jié)。觸發(fā)是數(shù)據(jù)采集系統(tǒng)不可缺少的功能, 因此, 該數(shù)據(jù)采集系統(tǒng)分為普通采集模式和觸發(fā)采集模式。觸發(fā)采集模式的原理如圖4所示。在觸發(fā)模式中, 可將SDRAM看做一個(gè)圓形的循環(huán)存儲(chǔ)器, 觸發(fā)前后的采集深度同樣也可以通過ESFR配置, 從而實(shí)現(xiàn)觸發(fā)前后的采集深度比例可調(diào)。

      觸發(fā)實(shí)現(xiàn)機(jī)制原理圖
       觸發(fā)實(shí)現(xiàn)機(jī)制原理圖
      圖4 觸發(fā)實(shí)現(xiàn)機(jī)制原理圖。


      關(guān)鍵詞: DDR2 FPGA USB 數(shù)據(jù)采集

      評(píng)論


      相關(guān)推薦

      技術(shù)專區(qū)

      關(guān)閉
      ×

      “芯”朋友见面大会
      珠海|11.14|泰克“芯”朋友见面大会珠海站|泰克带您从测试角度看半导体的整条产业链,快来报名抢位吧>>