3．2 數(shù)據(jù)輸出的FPGA實現(xiàn)
智能化信號調(diào)理器的輸出分為數(shù)字輸出和模擬輸出，數(shù)字輸出通過CAN接口和TCP／IP輸出到上位機，或者通過總線方式輸出；模擬輸出通過DA轉(zhuǎn)換成標(biāo)準(zhǔn)的電壓電流信號輸出。系統(tǒng)選用ADI公司AD5422數(shù)／模轉(zhuǎn)換器來實現(xiàn)數(shù)／模轉(zhuǎn)換。AD5422通過數(shù)據(jù)移位寄存器輸入數(shù)據(jù)，數(shù)據(jù)在串行時鐘輸入SCLK的控制下首先作為24位字載入器件MSB中。數(shù)據(jù)在SCLK的上升沿逐個輸入。該24位字在LATCH引腳的上升沿?zé)o條件鎖存，然后數(shù)據(jù)繼續(xù)逐個輸入，此時與LATCH的狀態(tài)無關(guān)。圖6為AD5422寫操作時序仿真圖。

4 結(jié)束語
采用XILINX公司的ISE10．1設(shè)計軟件及MODELSIM軟件對系統(tǒng)進(jìn)行反復(fù)調(diào)試仿真，給出了試驗結(jié)果，驗證了系統(tǒng)功能。并運用美國PCB公司的608A11作為加速度傳感器。對設(shè)備的振動進(jìn)行監(jiān)測，其模擬輸出的測試結(jié)果如表1所示。

最終的調(diào)試結(jié)果表明，本文所設(shè)計的智能變送器器能夠穩(wěn)定的實現(xiàn)溫度、壓力等變量的變送，并且頻率、幅值的調(diào)節(jié)精度等技術(shù)指標(biāo)均達(dá)到了預(yù)期的設(shè)計要求。