圖4所示為FBDDA。圖4( a)是一種兩級結(jié)構(gòu)的運算放大器， 是FBDDA的核心電路， 圖4( b)與圖4( c)所示電路分別用來穩(wěn)定運算放大器第一級輸出與第二級輸出的共模電平。運算放大器的第一級放大器由兩個差分對構(gòu)成， 使得電路具有四個輸入端。為了獲得良好的噪聲系數(shù)， 電路的輸入管為PMOS管(M9、M10、M11、M12 )， 負載管為NMOS 管(M15、M16 )。運算放大器的第二級為共源級結(jié)構(gòu)，輸入管采用NMOS管(M14、M17 )， 負載管采用PMOS管(M6、M18 )。電路采用米勒補償電容(Cc )和調(diào)零電阻(Rc )以保證運放的閉環(huán)穩(wěn)定性。經(jīng)過計算可以得到全平衡差動電路的小信號增益如下式所示：

　　圖4 全差分差動放大器電路

　　其中g(shù)m 和ro 分別表示MOS管的跨導(dǎo)和輸出電阻。

　　為了提高運放的增益， 可以增大gm 和ro。經(jīng)過計算放大器的等效輸入熱噪聲可表示為：

　　其中K為波耳茲曼常數(shù)( 1. 38 @10-23J/K)， T 為開爾文溫度。從上式可以看出， 要減小整個運放的噪聲，輸入管應(yīng)使用較大寬長比的PMOS管， 負載管應(yīng)使用較小寬長比的NMOS管。一般的共模反饋電路在設(shè)計時都是放在第二級的輸出端， 用來穩(wěn)定運放的輸出電壓[ 8]。本文為了滿足在所有工藝角中運算放大器的性能， 在運放的第一級也添加了共模反饋電路， 用來穩(wěn)定第一級的輸出電平。本文設(shè)計的兩種不同結(jié)構(gòu)的共模反饋電路如圖4( b)、4( c)所示。