基于SOPC數(shù)據(jù)采集與控制系統(tǒng)的設(shè)計(jì)
加入技術(shù)交流群
2 硬件設(shè)計(jì)
利用SOPC技術(shù)結(jié)合VHDL硬件描述語(yǔ)言，在FPGA芯片內(nèi)部設(shè)計(jì)硬件控制部分；再加上外圍電路就構(gòu)成了整個(gè)系統(tǒng)的硬件電路。FPGA內(nèi)部各模塊利用Altera公司提供的Quartus II開發(fā)軟件和其中集成的SOPC Builder系統(tǒng)開發(fā)工具來設(shè)計(jì)。SOPC Builder支持Nios II CPU的配置，并支持設(shè)計(jì)者在其提供的IP庫(kù)中，根據(jù)系統(tǒng)設(shè)計(jì)需要選擇相應(yīng)的接口模塊，加入到NiosII系統(tǒng)中，將這些設(shè)計(jì)在Quartus II中編譯并生成sof格式文件后，下載到FPGA芯片中就形成了SOPC的嵌入式系統(tǒng)硬件平臺(tái)。
2．1 NiosII軟核處理器
本設(shè)計(jì)選擇的處理器是Altera公司推出的第二代嵌入式NiosII軟核處理器。Nios II處理器系列是一種面向用戶的，可以靈活定制的通用RISC(精簡(jiǎn)指令集架構(gòu))嵌入式CPU。Nios以軟核的方式提供給用戶，并專為在Altera的FPGA上實(shí)現(xiàn)作了優(yōu)化，用于SOPC(片上可編程系統(tǒng))集成，最后在FPGA上實(shí)現(xiàn)。
它的外設(shè)可以靈活選擇或增刪，可以自定制用戶邏輯為外設(shè)，可以允許用戶定制自己的指令集，使用Nios加上外部的Flash、SRAM即可構(gòu)成一個(gè)嵌入式處理器系統(tǒng)。構(gòu)建的軟核處理器如圖2所示。本文引用地址：http://www.biyoush.com/article/193299.htm
2．2 串行通信接口
串行通信接口芯片選用MAX3232，由電平轉(zhuǎn)換芯片完成從LVTTL電平到RS232C電平的轉(zhuǎn)換，如圖3所示。
2．3 LED數(shù)碼管、發(fā)光二極管
8位數(shù)碼管顯示數(shù)據(jù)，通過接收的數(shù)據(jù)控制點(diǎn)亮相應(yīng)的二極管。數(shù)碼管顯示譯碼在FPGA內(nèi)部實(shí)現(xiàn)。發(fā)光二極管通過限流電阻直接接在FPGA的I／O口上。
2．4 Flash、SRAM存儲(chǔ)器、鍵盤
系統(tǒng)片外FLASH選用AM29LV065DU，片外SRAM選用UM611024A；作為運(yùn)行Nios II的FLASH和SRAM。十個(gè)按鍵KEY0-KEY9直接與FPGA芯片的I／O口連接。
評(píng)論