摘要：為了滿足無人機(jī)遙控鏈路遠(yuǎn)距離、高動(dòng)態(tài)、強(qiáng)抗干擾能力的軍事通信需求，設(shè)計(jì)了基于長碼直接序列擴(kuò)頻技術(shù)的FPGA實(shí)現(xiàn)方案。該方案采用了一種基于FFT算法的快速偽碼捕獲方法，將傳統(tǒng)的偽碼相位與多普勒頻移二維搜索過程簡化為兩者同時(shí)捕獲的一維搜索過程。經(jīng)過硬件實(shí)現(xiàn)與測(cè)試，該方案可有效減少硬件資源消耗，同時(shí)縮短捕獲時(shí)間。
關(guān)鍵詞：無人機(jī)遙控鏈路；直接序列擴(kuò)頻；長碼捕獲；FPGA

0 引言
近年來，無人機(jī)在軍事和民用領(lǐng)域得到了非常廣泛的應(yīng)用。無人機(jī)遙控鏈路是整個(gè)無人機(jī)系統(tǒng)的神經(jīng)中樞，可靠性方面要求嚴(yán)格。無人機(jī)飛行時(shí)復(fù)雜多變的環(huán)境，特別是遠(yuǎn)距離巡航時(shí)，其低仰角帶來的嚴(yán)重多徑衰落與高速移動(dòng)產(chǎn)生的多普勒效應(yīng)嚴(yán)重影響其遙控鏈路的可靠性，為了提高其抗干擾能力，保證可靠性，通常采用直接序列擴(kuò)頻技術(shù)，并且要求較長的偽碼長度。該技術(shù)的收發(fā)兩端要求用完全相同的偽隨機(jī)碼進(jìn)行擴(kuò)頻和解擴(kuò)，因此接收機(jī)本地參考偽碼序列與接收序列之間的精確同步是對(duì)接收信號(hào)實(shí)現(xiàn)解擴(kuò)的關(guān)鍵，而偽碼同步的關(guān)鍵是偽碼捕獲。
對(duì)于1 024位以上的長碼擴(kuò)頻系統(tǒng)，傳統(tǒng)的偽碼捕獲方法，捕獲時(shí)間長，硬件資源消耗大，且動(dòng)態(tài)性能低，不適應(yīng)于無人機(jī)遙控鏈路。本文采用一種基于FFT算法的快速偽碼捕獲方法，設(shè)計(jì)了基于長碼直接序列擴(kuò)頻技術(shù)的無人機(jī)遙控鏈路FPGA實(shí)現(xiàn)方案，經(jīng)過硬件實(shí)現(xiàn)與測(cè)試，減少硬件資源消耗的同時(shí)縮短捕獲時(shí)間。

1 遙控鏈路實(shí)現(xiàn)方案
該無人機(jī)遙控鏈路總體技術(shù)要求包括：信息速率為14．4 Kb／s；處理增益30 dB；擴(kuò)頻位數(shù)1 024位；碼片速率22．5 Mb／s；糾錯(cuò)編碼采用RS編碼；多普勒頻移不大于±20 kHz；同步時(shí)間小于10 ms；調(diào)制方式為QPSK。
總體硬件實(shí)現(xiàn)方案如圖1所示。采用收發(fā)一體的數(shù)字基帶處理結(jié)構(gòu)，收發(fā)通道在單片F(xiàn)PGA內(nèi)完成。FPGA選用Altera公司的EP3C120F484，主要的功能都在片內(nèi)完成，正交下變頻解調(diào)器選用AD8348，它將中頻140 MHz信號(hào)正交下變頻到基帶，形成I／Q兩路正交信號(hào)，由ADC(AD92 16)完成基帶信號(hào)的模-數(shù)轉(zhuǎn)換，將形成的數(shù)字信號(hào)傳輸給FPGA。Si-4133產(chǎn)生中頻本振，其工作頻率為280 MHz，參考本振為10 MHz。主機(jī)接口芯片選用MAX3485，RS 422接口芯片，把解調(diào)后的信息傳輸給主機(jī)。其工作時(shí)鐘頻率為波特率的16倍。

1．1 發(fā)射通道實(shí)現(xiàn)方案
發(fā)射通道實(shí)現(xiàn)方案如圖2所示。遙控指令數(shù)據(jù)經(jīng)過RS編碼，插入幀同步頭，幀同步頭采用13位巴克碼，然后進(jìn)行差分編碼器，以消除相位模糊問題。隨后，對(duì)產(chǎn)生的碼元序列進(jìn)行基帶擴(kuò)頻，擴(kuò)頻碼采用讀PN碼存儲(chǔ)ROM方式產(chǎn)生。FPGA片內(nèi)集成一個(gè)可調(diào)NCO，可對(duì)擴(kuò)頻后基帶數(shù)據(jù)進(jìn)行I，Q兩路的平衡QPSK調(diào)制。調(diào)制器輸出通過D／A變換送往射頻單元。