基于NAND Flash的大容量立體封裝芯片在嵌入式系統(tǒng)中的應(yīng)用
芯片擦除操作
本文引用地址:http://www.biyoush.com/article/192739.htmNAND Flash的擦除操作是以塊為基礎(chǔ)進(jìn)行的。只有已擦除的塊才能編程,因?yàn)?a class="contentlabel" href="http://www.biyoush.com/news/listbylabel/label/NAND">NAND Flash芯片的工藝特性決定了,芯片的CELL只能由1寫(xiě)成0,而不能由0寫(xiě)成1。芯片的擦除操作有2個(gè)命令周期和3個(gè)地址周期構(gòu)成,其中列地址不需要輸入,并且行地址的頁(yè)地址也不會(huì)影響塊擦除效果,即塊擦除地址只有塊地址有效,操作時(shí)序及流程圖如圖5所示。
芯片頁(yè)讀操作
頁(yè)讀操作通過(guò)將00h指令寫(xiě)入指令寄存器,接著寫(xiě)入5個(gè)地址(2個(gè)列地址,3個(gè)行地址),最后寫(xiě)入30h指令來(lái)啟動(dòng)。一旦頁(yè)讀指令被器件鎖存,下面的頁(yè)讀操作就不需要再重復(fù)寫(xiě)入指令了。
寫(xiě)入指令和地址后,處理器可以通過(guò)對(duì)信號(hào)線R/ 的分析來(lái)判斷該操作是否完成。如果信號(hào)為低電平,表示器件正“忙”;為高電平,說(shuō)明器件內(nèi)部操作完成,要讀取的數(shù)據(jù)被送入了數(shù)據(jù)寄存器。外部控制器可以在以50ns為周期的連續(xù) 脈沖信號(hào)的控制下,從I/O口依次讀出數(shù)據(jù)。
連續(xù)頁(yè)讀操作中,輸出的數(shù)據(jù)是從指定的列地址開(kāi)始,直到該頁(yè)的最后一個(gè)列地址的數(shù)據(jù)為止。操作時(shí)序及流程圖如圖6所示。
芯片頁(yè)編程操作
VDNF64G08芯片的寫(xiě)入操作也以頁(yè)為單位。寫(xiě)入之前必須先擦除,否則寫(xiě)入將出錯(cuò)。
頁(yè)寫(xiě)入周期總共包括3個(gè)步驟:寫(xiě)入串行數(shù)據(jù)輸入指令(80h),然后寫(xiě)入5個(gè)字節(jié)的地址信息,最后串行寫(xiě)入數(shù)據(jù)。
串行寫(xiě)入的數(shù)據(jù)最多為4096字節(jié),它們首先被寫(xiě)入器件內(nèi)的頁(yè)寄存器,接著器件進(jìn)入一個(gè)內(nèi)部寫(xiě)入過(guò)程,將數(shù)據(jù)從頁(yè)寄存器寫(xiě)入存儲(chǔ)宏單元。
串行數(shù)據(jù)寫(xiě)入完成后,需要寫(xiě)入“頁(yè)寫(xiě)入確認(rèn)”指令10h,這條指令將初始化器件的內(nèi)部寫(xiě)入操作。如果單獨(dú)寫(xiě)入10h而沒(méi)有前面的步驟,則10h不起作用。10h寫(xiě)入之后,內(nèi)部寫(xiě)控制器將自動(dòng)執(zhí)行內(nèi)部寫(xiě)入和校驗(yàn)中必要的算法和時(shí)序,這是系統(tǒng)控制器就可以去做別的事了。
內(nèi)部寫(xiě)入操作開(kāi)始后,器件自動(dòng)進(jìn)入“讀狀態(tài)寄存器”模式,在這一模式下,當(dāng)RE/CE為低電平時(shí),系統(tǒng)就可以讀取狀態(tài)寄存器。系統(tǒng)可以通過(guò)檢測(cè)R/B 的輸出,或讀狀態(tài)寄存器的狀態(tài)位(I/O7)來(lái)判斷內(nèi)部寫(xiě)入是否結(jié)束。在器件進(jìn)行內(nèi)部寫(xiě)入操作時(shí),只有讀狀態(tài)寄存器指令和復(fù)位指令會(huì)被響應(yīng)。當(dāng)頁(yè)寫(xiě)入操作完成,應(yīng)該檢測(cè)寫(xiě)狀態(tài)位(I/O1)的電平。
內(nèi)部寫(xiě)校驗(yàn)只對(duì)1沒(méi)有成功地寫(xiě)為0的情況進(jìn)行檢測(cè)。指令寄存器始終保持著讀狀態(tài)寄存器模式,直到其它有效的指令寫(xiě)入指令寄存器為止。操作時(shí)序及流程圖如圖7所示。
結(jié)束語(yǔ)
VDNF64G08是一個(gè)快速、高存儲(chǔ)密度的隨機(jī)訪問(wèn)存儲(chǔ)器。整個(gè)模塊采用堆疊技術(shù),它們之間的互相連接線非常短,寄生電容小。在研發(fā)初期理論論證和生產(chǎn)之后的實(shí)驗(yàn)數(shù)據(jù)表明,這種芯片非常適用于高速、高性能、高容量的嵌入式系統(tǒng)中,并得到用戶的好評(píng)。
參考文獻(xiàn):
[1] 珠海歐比特控制工程股份有限公司.VDNF64G08-F使用說(shuō)明書(shū)[Z].2013
[2] H M Peitel,P J Deitel.C How to program,second Edition.蔣才鵬等譯.C程序設(shè)計(jì)教程[M].北京:機(jī)械工業(yè)出版社.2000
[3] 珠海歐比特控制工程股份有限公司.VDNF64D08-K使用說(shuō)明書(shū)[Z].2013
[4] 珠海歐比特控制工程股份有限公司.S698-T芯片用戶手冊(cè)[Z].2011
[5] 夏宇聞.Verilog數(shù)字系統(tǒng)設(shè)計(jì)教程[M].北京:北京航空航天大學(xué)出版社,2003
[6] SPARC International Inc . The SPARC Architecture Manual[K].Version 8
存儲(chǔ)器相關(guān)文章:存儲(chǔ)器原理
上拉電阻相關(guān)文章:上拉電阻原理
評(píng)論