近年來，隨著雷達技術的高速發(fā)展對雷達信號源的要求也越來越高。寬工作頻段、高輸出功率、復雜多變的信號調制形式和信號的穩(wěn)定度已成為衡量雷達信號源性能的重要指標。AD9858是業(yè)界首款具有1 Gs／s直接數字合成器(DDS)，10位D／A轉換器，快速頻率跳躍和精細調諧分辨率功能的單片解決方案，AD9858優(yōu)良的性能使其適用于軍事以及航空雷達的信號源設計。

2 雷達信號波形產生器

雷達信號波形產生器在有源雷達整體結構中占有重要地位，能在低功率電平上產生雷達信號的基本波形，因而易于得到脈沖壓縮和相參系統(tǒng)等所要求的復雜波形?；静ㄐ谓涍^功率放大器后即可送至天線作為雷達輸出信號。圖1所示為采用功率放大發(fā)射機和超外差接收機雷達的簡化框圖。

雷達系統(tǒng)普遍采用的發(fā)射信號大斂分為：單頻脈沖、線性調頻信號及編碼調制信號。為了增大探測距離，優(yōu)化距離分辨率、速度分辨率等技術指標，通?？蓪⑦@些信號組合來形成波形。采用高速DDS器件AD9858形成的波形信號具有高精度、高掃描率、抗干擾性好、截獲率低等特性，而且硬件電路結構簡單，有助于設備的小型化和集成化。

3 DDS工作原理

3.1 DDS基本原理

直接數字頻率合成(DDS)采用全數字結構，具有精確的頻率分辨率、快速的頻率轉換時間以及可靈活產生多種信號等特點。因此，DDS已逐漸取代模擬方式。DDS合成的原理框圖如圖2所示。

DDS由相位累加器、波形存儲器和數模轉換器等組成。其原理：向DDS寫入頻率控制字，經過相位累加器轉換成瞬時相位，在外部參考時鐘作用下，每個時鐘周期相位累加器累加相位步進一次，然后對應到波形存儲器中所存儲的正弦函數查詢表，不同的瞬時相位碼輸出不同的幅值編碼，再將該幅值編碼輸出給數模轉換器(D／A)，把數字量轉換為模擬量輸出給低通濾波器，最后輸出所需的信號。

3.2 AD9858簡介

AD9858是美國ADI公司的CMOS型DDS集成電路，其內部結構如圖3所示。

與其他高速DDS器件相比，AD9858內部集成有10位數模轉換器，其頻率分辨率為32位，最高輸出頻率可達400 MHz。AD9858的系統(tǒng)結構含有：DDS模塊、模擬混頻器模塊和數字鎖相環(huán)模塊。其中DDS模塊可在數字域產生表示正弦曲線的數字值；數字鎖相環(huán)由數字相頻檢測器(PHD)和具有高速鎖存邏輯電路的電荷泵組成；模擬混頻器主要用于通信基站設計。

AD9858有并行和串行兩種數據傳輸方式。數據從用戶傳輸到DDS器件需兩步驟：寫操作時，不管是采用并行還是串行數據傳輸方式，首先都要將數據寫入I／O緩沖；當數據從I／O緩沖器存入存儲寄存器，DDS才開始接收數據。在AD9858中，觸發(fā)FUD引腳或者改變預編程的Profile都可以使I／O緩沖器中的數據存入DDS的存儲寄存器中。

并行模式時，系統(tǒng)激活8個雙向數據口(DC～D7)、6個地址輸人口(ADDR5～ADDR0)、1個讀口(RD)和1個寫口(WR)。寄存器的選取由寄存器提供的地址決定。讀寫功能由RD和WR脈沖觸發(fā)控制，但這兩個功能不能同時作用。讀寫數據通過。D0～D7引腳傳輸。

串行模式包括兩個階段。第一階段由一個8位的指令周期構成，最高位是標志位，可確定讀寫操作，低6位是串行數據傳輸目標寄存器地址；第二階段是將數據寫入寄存器。

4 系統(tǒng)軟件設計

雷達信號發(fā)生器是在VC環(huán)境下通過計算機并口控制AD9858，來產生雷達發(fā)射機所需的各種信號。AD9858有單頻、頻率掃描和睡眠三種工作模式。可產生單頻點正弦信號、CHIRP信號、BPSK(QPSK)信號。

線性調頻工作原理：先指定頻率起始點和步進頻率，并使頻率以一定的速率累加，直到用戶所設定的上限頻率(最高頻率為參考時鐘頻率的一半，即奈奎斯特頻率)。以AD9858采用串行工作方式，產生線性調頻信號為例，給出控制流程圖如圖4所示。初始化是指復位AD9858的初始狀態(tài)，包括設置S／P SELECT，SLEEP，RESET，CLR，SYNC等位。根據產生信號參數分別配置控制寄存器(CFR)、頻率調節(jié)字(FTW)、步進頻率調節(jié)字(DFTW)、步進頻率斜率控制字(DFRRW)和相位偏移字(POW)等。

寄存器設置完成，系統(tǒng)等待外部激勵信號。當檢測到一個上升沿后，系統(tǒng)發(fā)出update信號，將寫入寄存器的數據導入DDS內核，DDS按照新配置開始工作。與此同時，計數器開始計數，并輸出線性調頻信號，并使相位累加器置1。計數器溢出后，系統(tǒng)發(fā)出update信號，由于此時相位累加器清零位有效，相位累加器被清零，同時停止輸出線性調頻信號。其中，寫控制字以及update信號的產生都是通過計算機并口實現的。在VC環(huán)境下，為方便對并口實施讀寫操作，本系統(tǒng)設計直接使用由Yariv Kaplan編寫的WinIo庫，具有如下特點：WinIo庫通過使用內核模式下設備驅動程序和其他一些底層編程技巧繞過Windows安全保護機制，允許32位Windows程序直接操作I／O口。庫內含有GetPortVal和Set-PortVal兩函數即可實現并口數據讀寫。

5 系統(tǒng)硬件設計

雷達信號波形產生器基于VC軟件編程環(huán)境，采用計算機向并行接口讀寫數據來控制AD9858，再輔以晶體振蕩器、濾波器、放大器和混頻器等外圍電路來實現單頻點正弦信號、多普勒信號和線性調頻信號等復雜信號。其系統(tǒng)結構圖如圖5所示。

其中DDS器件AD9858的控制信號包括數據線D0～D7、地址線ADDR0～ADDR5、寫信號WR、讀信號RD、復位信號RESET和頻率更新信號FUD。PS0，PS1接地，采用IDC26與外界連接。AD9858只使用其DDS功能部分，鎖相環(huán)和混頻器功能設置為無效。AD9858的參考時鐘頻率由外部晶體振蕩器通過鎖相環(huán)提供，選用高性能100 MHz恒溫晶體振蕩器。AD9858的時鐘信號倍頻模塊主要將參考晶振(100 MHz)的頻率倍頻至DDS所需的參考時鐘頻率。AD9858所產生的信號由于外圍器件影響，必然產生雜散和噪聲，因此可通過濾波器濾除噪聲，再經過功率放大提高信號電平，從而得到穩(wěn)定且波形相位幅值均可調的輸出信號。該信號即用于雷達的信號源又可用于設備調試的實驗信號。

基于VC編程，計算機可產生AD9858所需的6路時序，通過并口送入AD9858。6路信號分別為：RESET主復位信號、FUD更新信號、SDIO數據寫入、讀出端口、IORESET輸入輸出同步復位信號、CS片選信號、SCLKAD9858內部串行數據讀寫時鐘。

晶體振蕩器的頻率在鎖相環(huán)作用下產生AD9858所需的系統(tǒng)時鐘送入AD9858，AD9858產生同步時鐘SYNLCLK和所需的信號頻率，同步時鐘用于協(xié)調AD9858與外設同步。

AD9858輸出信號經變壓達到濾波器正常工作的動態(tài)范圍，送入濾波器，濾波得到所需信號。

實際電路設計應根據信號幅值、頻率和相位等參數適當增加電壓或電流放大器以及混頻器、變頻器等輔助電路。為保證所產生信號頻率的純度和穩(wěn)定度，減少不必要的噪聲干擾，應考慮接地和電磁兼容等措施。

6 結束語

雷達信號發(fā)生器基于VC編程，采用計算機并口和AD9858，根據不同需要再配置少量相關輔助電路即可產生多種信號。DDS器件AD9858優(yōu)良的性能和計算機并口強通用性，使得雷達信號發(fā)生器具備實用性強、可軍民兩用、電路結構簡單、信號參數靈活可調、穩(wěn)定度高等特點。