基于FPGA和USB2．0的高速數(shù)據(jù)采集系統(tǒng)
加入技術(shù)交流群
實現(xiàn)數(shù)據(jù)采集與傳輸，可選擇如下3種方法：
①使用傳統(tǒng)的串／并口。傳統(tǒng)的串口(如RS232)，其傳輸速率為幾十kb／s到100 kb／s，而系統(tǒng)所要求的數(shù)據(jù)傳輸速率很高，而且還要實現(xiàn)數(shù)據(jù)的采集與傳輸同步進行，串口的速率遠遠達不到實時要求；對于并口，雖然它的傳輸速率可達到1 Mb／s以上，但由于探測器與主機相距較遠，因此走線比較復(fù)雜。
②采用通用的高速數(shù)據(jù)采集卡。高速數(shù)據(jù)采集卡(如ISA或PCI卡)雖然在數(shù)據(jù)存取速度上可滿足系統(tǒng)要求，但仍然存在很多缺點，比如安裝復(fù)雜，價格昂貴，兼容性不好，受計算機插槽數(shù)量、地址和中斷資源的限制，可擴展性較差等。
③使用USB2．0通用串行接口總線。USB接口是一種重要的計算機外設(shè)接口，它支持熱插拔和即插即用，使用非常方便。USB2．0支持高達480 Mbps的數(shù)據(jù)傳輸速率。USB接口可實現(xiàn)計算機與多個外圍設(shè)備的簡單、高速互聯(lián)，將USB技術(shù)應(yīng)用于數(shù)據(jù)采集是非常適合的。經(jīng)綜合考慮，本文選擇采用USB2．0接口來完成對數(shù)據(jù)的采集與傳輸。
1 數(shù)據(jù)采集和傳輸系統(tǒng)方案設(shè)計
數(shù)據(jù)采集和傳輸系統(tǒng)主要由3部分組成，USB2．0通道、FPGA和A／D轉(zhuǎn)換器組成，如圖1所示。
CY7C68013是Cypress公司推出的EZ-USB FX2系列智能USB接口芯片。其作用是將主機所發(fā)送的命令序列經(jīng)USB2．0端口輸出，實現(xiàn)對數(shù)據(jù)采集系統(tǒng)的控制；同時把A／D轉(zhuǎn)換器采集的數(shù)據(jù)以高速的數(shù)據(jù)序列形式發(fā)送到主機。其中，USB2．0端口提供一個能和計算機連接的數(shù)據(jù)傳輸接口。
FPGA利用內(nèi)部的SRAM提供數(shù)據(jù)輸入／輸出的雙緩沖功能。采用雙緩沖的原因同USB中的大端點所配置的雙緩沖類似，均是防止數(shù)據(jù)的溢出和保證數(shù)據(jù)傳輸?shù)倪B續(xù)性。本文選用Altera公司的CycIone系列芯片EP1C3T144。
A／D轉(zhuǎn)換器將所要采集的模擬量轉(zhuǎn)換成數(shù)字量，通過濾波和放大后，由FPGA接收、緩沖、存儲，經(jīng)USB2．0端口傳回至主機工作站。高速A／D轉(zhuǎn)換器采用轉(zhuǎn)換速率為20 MHz的MAX1425。
系統(tǒng)工作過程為：主機通過CY7C68013給數(shù)據(jù)采集系統(tǒng)一個采樣控制命令，存入FPGA的控制寄存器中。FPGA根據(jù)該命令向A／D轉(zhuǎn)換器發(fā)出相應(yīng)控制信號。由于ADC采樣頻率為10 MHz，為和PC運行速度相匹配，在FPGA內(nèi)部生成一個FIFO緩存器。A／D轉(zhuǎn)換器在FPGA的ADC接口控制電路控制下，把模擬信號轉(zhuǎn)換成數(shù)字信號，并將指定通道的采樣數(shù)據(jù)存入FPGA內(nèi)部FIFO緩存。同時，F(xiàn)PGA的USB接口控制邏輯查詢CY7C68013是否空閑，如果空閑，那么由FPGA的USB接口控制邏輯將指定通道的采樣結(jié)果，從FPGA內(nèi)部FIFO緩存送入CY7C68013的內(nèi)部FIFO。當內(nèi)部的FIFO容量達到一定程度后，CY7C68013自動將數(shù)據(jù)打包傳送到PC機。由于固件程序把CY7C68013設(shè)置為特定的自動模式，因此CY7C68013把數(shù)據(jù)送往PC機期間的所有操作無需CY7C68013中CPU的干預(yù)，從而保證足夠的數(shù)據(jù)傳輸速率。采樣過程中FPGA的USB接口控制邏輯依次取走批量數(shù)據(jù)，在USB接口打包傳送時A／D轉(zhuǎn)換持續(xù)進行，F(xiàn)PGA內(nèi)部FIFO也被持續(xù)寫入轉(zhuǎn)換結(jié)果。
評論