在工程實(shí)踐中，可采用相位累加器來實(shí)現(xiàn)上述的相位累加過程。相位累加器結(jié)構(gòu)，如圖6所示，它用N位數(shù)字全加器和Ⅳ位數(shù)字寄存器構(gòu)成，K為輸入?yún)?shù)，用以改變每次累加的相位增量。

相位累加器的工作過程為：每當(dāng)一個采樣時(shí)鐘脈沖到來時(shí)，加法器就將輸入?yún)?shù)K與寄存器輸出的數(shù)據(jù)相加，相加后的結(jié)果再送至寄存器。當(dāng)相位累加器累積滿量時(shí)，就會產(chǎn)生一次溢出，從而完成一個周期性的累加動作。由相位累加器的值所構(gòu)成的相位序列可表示為

在相位累加器中，如果采用N位字長的數(shù)字寄存器來存儲正弦波形一個周期內(nèi)的抽樣后的離散相位，這實(shí)際上是對[0，2π]的相位區(qū)間進(jìn)行N位字長的線性量化，其等效結(jié)果是使輸入?yún)?shù)K和相位增量K0之間建立了一個一一映射的關(guān)系

累加器的累加周期即是DDS合成信號的一個頻率周期，其值為2N／K個時(shí)鐘周期。因此合成信號的頻率為

這就是DDS輸出信號的頻率關(guān)系表達(dá)式，在一定的時(shí)鐘頻率之下，K決定了合成信號的頻率，故K被稱為頻率控制字。
從以上分析不難看出，K也決定了每次累加的相位增量。例如，K=1，其采樣相位增量K=2，則K越大，每個時(shí)鐘周期抽樣跨越的相位越大，相位累加器的溢出所需時(shí)鐘脈沖的個數(shù)越少，也即DDS合成信號的頻率越高。由此可見，在一定頻率的時(shí)鐘信號作用下，改變每次累加的相位增量，即能改變DDS信號頻率。
在得到頻率為f0的余弦信號量化的數(shù)字的相位序列ψ(n)之后，接著需要實(shí)現(xiàn)的是數(shù)字相位序列到幅度序列f(n)的轉(zhuǎn)化。根據(jù)式(4)和式(5)，相位序列ψ(n)和幅度序列f(n)之間有著確定的對應(yīng)關(guān)系。如果將這對應(yīng)關(guān)系固化在一個只讀存儲器(ROM)中，并且以ψ(n)作為只讀存儲器的存儲單元的地址，而量化后的正弦波形幅度序列f(n)是存儲單元的內(nèi)容。那么，當(dāng)以相位累加器輸出的相位序列ψ(n)對只讀存儲器尋址時(shí)，存儲器的輸出即為幅度序列f(n)。由f(n)即可構(gòu)造fs(t)，進(jìn)而得到f(t)實(shí)現(xiàn)DDS。
這里需要說明的是，在實(shí)際工程中，單位沖激函數(shù)是很難實(shí)現(xiàn)的，實(shí)際抽樣往往采用脈沖串函數(shù)，其表達(dá)式如下

由此可得抽樣函數(shù)為

與式(3)相比，式(12)多一個幅度加權(quán)項(xiàng)但仍包含f(t)的全部信息，經(jīng)過理想低通濾波器仍能恢復(fù)原始信號f(t)，只是幅度有所變化。于是，在物理實(shí)現(xiàn)f(n)的基礎(chǔ)上，使之通過一個數(shù)模轉(zhuǎn)換器(DAC)，便可構(gòu)造一個如式(11)所表示的抽樣函數(shù)fs(t)。再通過低通濾波器濾除高頻分量便可得到余弦波形，即實(shí)現(xiàn)了DDS。

4 結(jié)束語
從上述分析可以看出，使用DDS方法設(shè)計(jì)的頻率合成器具有硬件簡單、輸出頻率穩(wěn)定度高等特點(diǎn)。隨著半導(dǎo)體技術(shù)的發(fā)展，基于上述DDS理論的軟件頻率合成會越來越多的出現(xiàn)在現(xiàn)代接收設(shè)備的設(shè)計(jì)中。