DDS的基本工作原理是：相位累加器在N位頻率控制字FTW的控制下，以參考時鐘頻率fc為采樣率，產(chǎn)生待合成信號的數(shù)字線性相位序列，將其高M位作為地址碼通過正弦查詢表ROM變換，產(chǎn)生L位對應(yīng)信號波形的數(shù)字序列S(n)，再由數(shù)模轉(zhuǎn)換器將其轉(zhuǎn)換為階梯模擬電壓波形S(t)，最后由具有內(nèi)插作用的低通濾波器LPF將其平滑為連續(xù)的正弦波形作為輸出。FTW和fc時鐘頻率共同決定了DDS輸出信號的頻率fo，它們之間關(guān)系滿足：

由上可知，DDS技術(shù)可以理解為數(shù)字信號處理中信號綜合的硬件實現(xiàn)問題，即給定信號幅度、頻率、相位參數(shù)，產(chǎn)生所需要的信號波形。從系統(tǒng)的角度可以認(rèn)為是給定輸入時鐘fc和頻率控制字FTW，輸出某一對應(yīng)的正弦信號。另外，也可以認(rèn)為DDS是一個可變的程序小數(shù)分頻器。
本文中的DDS芯片采用的是Analog Device公司生產(chǎn)的AD9852芯片，時鐘頻率最高可以達到300MHz，內(nèi)部集成了12位DAC，相位累加器的位數(shù)為48位，并且具有FSK，PSK等數(shù)字調(diào)制功能。AD9852是具有高集成度的DDS芯片，內(nèi)部結(jié)合有高速性能的DAC和一個比較器，構(gòu)成了一個數(shù)字可編程的合成器。當(dāng)給定一個精確的參考時鐘源時，AD9852就會產(chǎn)生一個高穩(wěn)定度，頻率、相位及幅度均可編程的正弦波輸出。AD9852的頻率控制字達到48位，使其頻率分辨率可達1μHz。其相位截斷到17位，使得AD9852具有極好的自由雜散動態(tài)范圍SFDR。AD9852還提供14位的數(shù)字控制的相位調(diào)制。其結(jié)構(gòu)框圖如圖4所示。

整機上電復(fù)位后，為設(shè)置某一頻率值，需要將頻率控制字從高位至低位依次以并行方式寫入AD9852的地址04h至地址09h，VreilogHDL程序代碼如下：

2．3 幅度控制設(shè)計
AD9852內(nèi)嵌電流輸出型DAC，改變其輸出幅值有兩種方法：1)AD9852的輸出最大幅值由連接至56引腳的電阻Rset決定，最大滿擺幅輸出電流為20mA，電阻Rset與輸出電流Iout的關(guān)系為：Iout=39．9／Rset；2)AD9852的地址21h、22h為幅度控制寄存器，更改其控制字即可改變輸出信號幅值。