在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<abbr id="27omo"></abbr>

<menu id="27omo"><dl id="27omo"></dl></menu>
    • <label id="27omo"><tt id="27omo"></tt></label>

      新聞中心

      EEPW首頁 > 模擬技術 > 設計應用 > 數字式超聲波探傷儀中高速數據采集模塊設計

      數字式超聲波探傷儀中高速數據采集模塊設計

      作者: 時間:2010-04-26 來源:網絡 收藏
      0 引言
      超聲無損檢測技術是根據材料缺陷所顯示的聲學性質對傳播的影響來探測其缺陷的方法。利用該技術可以測量各種金屬、非金屬、復合材料等介質內的裂縫、氣孔、夾雜等缺陷信息。由于檢測具有穿透力強,檢測靈敏度高等優(yōu)點,因而在航空航天、冶金造船、石油化工、鐵路等領域起著廣泛的作用。一般采用超聲無損檢測技術的超聲探傷儀有模擬式和之分,隨著計算機技術、微電子技術及數字信號處理技術的發(fā)展,傳統(tǒng)的模擬式超聲探傷儀正逐漸被功能先進的超聲探傷儀所取代。
      的回波信號是高頻信號,其中心頻率最高達到20 MHz以上,常用的超聲波探頭中回波信號的頻率一般為2.5~10 MHz,要使這樣的高頻信號數字化,系統(tǒng)就對模/數轉換電路提出了很高的要求。根據Shannon采樣定理和Nyquist采樣準則,在理想的數據系統(tǒng)中,為了使采樣信號不失真地復現輸入信號,采樣頻率至少是輸入信號最高頻率的兩倍。在實際使用中,為保證數據的準確度,應增加在每個輸入信號周期內的采樣次數,一般每周期采樣7~lO次。有些系統(tǒng)對采樣信號頻率的要求更高?,F有的模/數轉換電路方案在可靠性、功耗、采樣速度和精度上都存在諸多不足,不能滿足某些實際情況的需要,而大規(guī)模集成電路技術的發(fā)展為設計高速、高精度、高可靠性、低功耗的超聲信號方案提供了可能性。本文設計了一種采樣速率達100 MHz的超聲波采集模塊,并通過FPGA對采樣數據進行壓縮后進行數據緩存。

      l 超聲探傷儀原理
      數字式超聲探傷儀結構框圖如圖1所示。

      本文引用地址:http://www.biyoush.com/article/188229.htm


      數字化超聲探傷儀一般包括超聲發(fā)射單元、超聲接收單元、信號調理單元(包括放大、檢波、濾波等模擬信號處理環(huán)節(jié))、模數(A/D)轉換單元、數據緩沖單元、數據處理單元、波形顯示單元以及系統(tǒng)控制與輸入/輸出單元(包括通信、鍵盤操作、報警等)。本文主要討論數字式超聲探傷儀中高速采集的關鍵技術與實現方法,涉及到A/D轉換單元和數據緩沖單元。

      2 高速度、高精度采樣硬件結構
      2.1 數據采集模塊的結構框圖

      圖2給出本文數據采集模塊的硬件結構框圖,它由高速A/D數據轉換器、FPGA、時鐘電路、復位電路及電源電路組成。其中,A/D數據轉換器負責對模擬信號進行采集轉換;FPGA負責采集控制、數據壓縮及數據緩沖。下面對A/D數據轉換器及FPGA進行介紹。


      2.2 AD9446簡介
      AD9446是一種16 b ADC,具有高達100 MSPS的采樣率,同時集成有高性能采樣保持器和參考電壓源。同大多數高速大動態(tài)范圍的ADC芯片一樣,AD9446也是差分輸入,這種輸入方式能夠很好地抑制偶次諧波和共模信號的干擾。AD9446可以工作在CMOS模式和低電壓差分信號(LVD-S)模式,通過輸出邏輯控制引腳進行模式設置。另外,AD9446的數字輸出也是可選擇的??梢詾橹苯佣M制源碼或二進制補碼方式。在實際電路的PCB設計中,由于AD9446是對噪聲敏感的模擬器件,所以在具體PCB設計時需做到以下幾個方面:A/D模擬電源單獨供電,模擬地與數字地單點接地,差分輸入線等長,采用精確的參考電壓源等。
      2.3 采集控制、數據壓縮及數據緩沖的FPGA實現
      FPGA主要實現整個模塊的數據采集控制、數據壓縮及數據緩沖等功能。文中FPGA采用Xilinx公司的Spartan3E系列(XC3S500E)。這款FPGA芯片功能強大,I/O資源豐富,能夠滿足很多實際場合的需要。下面對其中數據采集控制、數據壓縮及數據緩沖FIFO的設計做出介紹。
      2.3.1 數據采集控制
      AD9446芯片的控制時序與傳統(tǒng)的低速A/D有所不同,它完全依靠時鐘來控制其采樣、轉換和數據輸出。AD9446通常在CLK第一個時鐘的上升沿開始采樣轉換,并在經過延遲tpd后,開始輸出數據。而數據則在第13個時鐘到來時才出現在D15~D0端口上。圖3是AD9446工作在CMOS模式下的時序圖。


      上一頁 1 2 下一頁

      評論


      相關推薦

      技術專區(qū)

      關閉