TTL或CMOS集電極開路輸出的功耗
加入技術交流群
用來計算TTL集電極開路輸出電路靜態(tài)功耗的公式如下：
本文引用地址：http://www.biyoush.com/article/187947.htm
其中：VT=上拉電阻的有效端接電壓
R=端接電阻的有效值
VHI=高電平輸出（通常等于VT）
VLO=低電平輸出
VEE=輸出晶體管的射極（或源極）的電源電壓
P靜態(tài)=輸出驅(qū)動器的功耗
BTL系列的收發(fā)器使用集電極開路驅(qū)動器，上拉電阻與+2.0V相連。邏輯工作電平為+2.0V和+1.0V。BTL驅(qū)動電路包含一個肖特基二極管（見圖2.11中的D1），與它的輸出引腳串聯(lián)。當Q1截止時此二極管反向偏置，形成一個非常低的輸出電容，典型值為6.5PF。低輸出電容是BTL技術的主要優(yōu)勢。
在三態(tài)時，推拉輸出電路總是用一個反向偏置的基極-發(fā)射極PN結(jié)與線路相連。PN結(jié)的結(jié)電容必須足夠大，以便能提供大的輸出驅(qū)動電流，它遠遠大于一般的輸入電容。與之相反，BTL驅(qū)動電路在轉(zhuǎn)為OFF狀態(tài)時的電容非常小。
評論