電容Cz 和電阻Rz 串聯(lián)可進(jìn)行電路的補(bǔ)償。其補(bǔ)償原理如圖3 所示。由上圖列 出節(jié)點(diǎn)方程并解方程,如果1 gm2 R1, R2，兩個(gè)極點(diǎn)離的較遠(yuǎn)，最后解出零點(diǎn)為:

　　由(10)可以看出,當(dāng)RZ = 1/gm2 ,零點(diǎn)消去,提高了電路的穩(wěn)定性。如果RZ 稍大于1/gm2 ，則零點(diǎn)從S 平面的右半平面移到左半平面，也可提高電路的穩(wěn)定性。

　　由于在微電子工藝中電阻或者電容過大會(huì)占用很大的面積，故圖3 中的電阻RZ 用M15-M16 來實(shí)現(xiàn)，M19 起到電容的作用。靜態(tài)時(shí)，M15，M16 中無電流．根據(jù)小 信號(hào)等效電路，可求得漏源端的等效電阻為RZ = 1/gm，這里gm 為M15－Ｍ１6 的跨 導(dǎo)，因此，當(dāng)M15－M16 的跨導(dǎo)設(shè)計(jì)合理時(shí)可以起到電阻RZ 的作用。另外MOS 管M17-M18 也起到和M15-M16 相同的作用，M19 和M17-M18 對(duì)電路進(jìn)行補(bǔ)償。

　　4.原理分析與仿真

　　4.1 開環(huán)仿真結(jié)果

　　在圖 1 中，M9、M10 構(gòu)成運(yùn)放第二增益級(jí)，其小信號(hào)增益為：

　　在PSPICE 下利用BSM3 0.5um CMOS 工藝參數(shù),負(fù)載電容CL=20pＦ,得到該電路的差模 開環(huán)增益為84.2dＢ,單位增益帶寬為676MHz，相位裕度為60°, 顯然電路滿足穩(wěn)定性要求。 而文獻(xiàn)中的單位增益帶寬分別為1MHZ、2.2MHZ，文獻(xiàn)中的CFOA 單位增益帶 寬為79.5MHZ，可看出電路單位增益帶寬有極大的提高。

　　4．2 閉環(huán)特性分析與仿真

　　本文所設(shè)計(jì)的 CFOA 電路的交流小信號(hào)等效電路如圖4。第一級(jí)是輸入級(jí)，采用CCⅡ－。 第二級(jí)采用傳統(tǒng)的兩級(jí)運(yùn)算放大器。

　　對(duì)圖 4 小信號(hào)等效電路進(jìn)行分析，CT 和RZ 是內(nèi)部電容電阻；RF 是反饋電阻。則：閉環(huán)電壓增益的近似函數(shù)式為：

　　得閉環(huán)-3dB帶寬為：

　　式(9)和式(10)表明，對(duì)于CFOA，其閉環(huán)帶寬可用反饋電阻Rf 調(diào)節(jié)，閉環(huán)增益則可用 R1 進(jìn)行控制，實(shí)現(xiàn)增益與帶寬的獨(dú)立控制。

　　用 PSPICE 分析其反向閉環(huán)特性，當(dāng)固定R f =100K, R1分別取1K、10K、100K時(shí)，反 相閉環(huán)增益分別為40dB、20dB、 0dB，同相閉環(huán)增益與此類似。說明電路設(shè)計(jì)合理，體 現(xiàn)了CFOA 增益設(shè)置關(guān)系不大的帶寬。

　　5 結(jié)論

　　本文的低壓低功耗 CFOA,它在只需1V 電源電壓情況下，僅產(chǎn)生0.7mW 功耗，84.2dB 的開環(huán)增益，62°的相位裕度，高達(dá)138dB 的共模抑制比, -0.85V～0.97V 的輸出電壓范圍。 由于電源電壓只有1V，使得功耗較小，這對(duì)便攜式設(shè)備和需要較小電壓的場(chǎng)合的利用極為 有利。本文作者創(chuàng)新點(diǎn)：利用MOS 管實(shí)現(xiàn)串聯(lián)電阻以消除補(bǔ)償電容帶來的低頻零點(diǎn),通過高 輸出阻抗鏡像電流鏡增大了電路的增益，并用共源共柵電流源為電路提供偏置電流以減小電 源電壓的變化對(duì)偏置電流影響。本文的參數(shù)以及與文獻(xiàn)的比較如下表中所示。