在线看毛片网站电影-亚洲国产欧美日韩精品一区二区三区,国产欧美乱夫不卡无乱码,国产精品欧美久久久天天影视,精品一区二区三区视频在线观看,亚洲国产精品人成乱码天天看,日韩久久久一区,91精品国产91免费

<menu id="6qfwx"><li id="6qfwx"></li></menu>
    1. <menu id="6qfwx"><dl id="6qfwx"></dl></menu>

      <label id="6qfwx"><ol id="6qfwx"></ol></label><menu id="6qfwx"></menu><object id="6qfwx"><strike id="6qfwx"><noscript id="6qfwx"></noscript></strike></object>
        1. <center id="6qfwx"><dl id="6qfwx"></dl></center>

            新聞中心

            EEPW首頁(yè) > 模擬技術(shù) > 設(shè)計(jì)應(yīng)用 > LVDS信號(hào)原理和設(shè)計(jì)

            LVDS信號(hào)原理和設(shè)計(jì)

            作者: 時(shí)間:2011-01-09 來(lái)源:網(wǎng)絡(luò) 收藏

             1 介紹

            本文引用地址:http://www.biyoush.com/article/187659.htm

              :Low Voltage Differential Signaling,低電壓差分。

              傳輸支持速率一般在155Mbps(大約為77MHZ)以上。

              LVDS是一種低擺幅的差分技術(shù),它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸,其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。

              IEEE在兩個(gè)標(biāo)準(zhǔn)中對(duì)LVDS信號(hào)進(jìn)行了定義。ANSI/TIA/EIA-644中,推薦最大速率為655Mbps,理論極限速率為1.923Mbps。

              1.1 LVDS信號(hào)傳輸組成

              LVDS信號(hào)傳輸一般由三部分組成:差分信號(hào)發(fā)送器,差分信號(hào)互聯(lián)器,差分信號(hào)接收器。差分信號(hào)發(fā)送器:將非平衡傳輸?shù)腡TL信號(hào)轉(zhuǎn)換成平衡傳輸?shù)腖VDS信號(hào)。通常由一個(gè)IC來(lái)完成,如:DS90C031差分信號(hào)接收器:將平衡傳輸?shù)腖VDS信號(hào)轉(zhuǎn)換成非平衡傳輸?shù)腡TL信號(hào)。通常由一個(gè)IC來(lái)完成,如:DS90C032差分信號(hào)互聯(lián)器:包括聯(lián)接線(電纜或者PCB走線),終端匹配電阻。按照IEEE規(guī)定,電阻為100歐。我們通常選擇為100,120歐。

            1.2 LVDS信號(hào)電平特性

              LVDS物理接口使用1.2V偏置電壓作為基準(zhǔn),提供大約400mV擺幅。

              LVDS驅(qū)動(dòng)器由一個(gè)驅(qū)動(dòng)差分線對(duì)的電流源組成(通常電流為3.5mA),LVDS接收器具有很高的輸入阻抗,因此驅(qū)動(dòng)器輸出的電流大部分都流過(guò)100Ω 的匹配電阻,并在接收器的輸入端產(chǎn)生大約350mV 的電壓。

              電流源為恒流特性,終端電阻在100DD120歐姆之間,則電壓擺動(dòng)幅度為:3.5mA * 100 = 350mV ;3.5mA * 120 = 420mV 。

              由邏輯“0”電平變化到邏輯“1”電平是需要時(shí)間的。

              由于LVDS信號(hào)物理電平變化在0。85DD1。55V之間,其由邏輯“0”電平到邏輯“1”電平變化的時(shí)間比TTL電平要快得多,所以LVDS更適合用來(lái)傳輸高速變化信號(hào)。其低壓特點(diǎn),功耗也低。

              采用低壓技術(shù)適應(yīng)高速變化信號(hào),在微電子設(shè)計(jì)中的例子很多,如:FPGA芯片的內(nèi)核供電電壓為2。5V或1.8V;PC機(jī)的CPU內(nèi)核電壓,PIII800EB為1.8V;數(shù)據(jù)傳輸領(lǐng)域中很多功能芯片都采用低電壓技術(shù)。

              1 LVDS信號(hào)介紹

              LVDS:Low Voltage Differential Signaling,低電壓差分信號(hào)。

              LVDS傳輸支持速率一般在155Mbps(大約為77MHZ)以上。

              LVDS是一種低擺幅的差分信號(hào)技術(shù),它使得信號(hào)能在差分PCB線對(duì)或平衡電纜上以幾百M(fèi)bps的速率傳輸,其低壓幅和低電流驅(qū)動(dòng)輸出實(shí)現(xiàn)了低噪聲和低功耗。

              IEEE在兩個(gè)標(biāo)準(zhǔn)中對(duì)LVDS信號(hào)進(jìn)行了定義。ANSI/TIA/EIA-644中,推薦最大速率為655Mbps,理論極限速率為1.923Mbps。

              1.1 LVDS信號(hào)傳輸組成

              LVDS信號(hào)傳輸一般由三部分組成:差分信號(hào)發(fā)送器,差分信號(hào)互聯(lián)器,差分信號(hào)接收器。差分信號(hào)發(fā)送器:將非平衡傳輸?shù)腡TL信號(hào)轉(zhuǎn)換成平衡傳輸?shù)腖VDS信號(hào)。通常由一個(gè)IC來(lái)完成,如:DS90C031差分信號(hào)接收器:將平衡傳輸?shù)腖VDS信號(hào)轉(zhuǎn)換成非平衡傳輸?shù)腡TL信號(hào)。通常由一個(gè)IC來(lái)完成,如:DS90C032差分信號(hào)互聯(lián)器:包括聯(lián)接線(電纜或者PCB走線),終端匹配電阻。按照IEEE規(guī)定,電阻為100歐。我們通常選擇為100,120歐。


            上一頁(yè) 1 2 下一頁(yè)

            關(guān)鍵詞: LVDS 信號(hào) 原理

            評(píng)論


            相關(guān)推薦

            技術(shù)專區(qū)

            關(guān)閉