將該運(yùn)算放大器接成閉環(huán)形式，反向增益為10，測量其輸出電壓范圍，所得輸出電壓擺幅曲線如圖3所示。從圖中可以看到，輸出電壓擺幅約為-0.39 V～0.395 V時(shí)，基本達(dá)到軌至軌輸出。至此，運(yùn)算放大器已達(dá)到了軌至軌輸入和軌至軌輸出的設(shè)計(jì)要求。
　圖4為運(yùn)算放大器的幅頻特性曲線。當(dāng)電源電壓取0.8 V時(shí)，得到直流開環(huán)增益為62.1 dB，單位增益帶寬2.14 MHz，相位裕度52°，功耗為65.9 μW。
　在運(yùn)算放大器的兩個(gè)輸入端加相同的信號，做交流小信號分析，測出電路的共模電壓增益如圖5所示。在低頻下，電路的共模增益為-114 dB，結(jié)合前面交流小信號分析的結(jié)果，可得出電路的共模抑制比為176.1 dB。圖6為電壓抑制比仿真曲線，低頻時(shí)，電壓抑制比約為-73.8 dB。

　綜上仿真結(jié)果表明，該襯底驅(qū)動運(yùn)算放大器具有良好的性能。雖然運(yùn)算放大器的頻率帶寬和線性度有所下降，但是卻能有效避開閾值電壓的限制，將電源電壓降低到0.8 V，功耗為65.9 μW，同時(shí)實(shí)現(xiàn)了軌至軌的輸入／輸出電壓范圍。
　在傳統(tǒng)的柵驅(qū)動軌至軌運(yùn)算放大器信號通路中存在MOS管閾值電壓的影響，因此限制了其在超低電源電壓下的應(yīng)用。本文通過采用襯底驅(qū)動互補(bǔ)差分對電路，有效降低了CMOS模擬集成電路對電源電壓的要求，通過改進(jìn)型前饋式AB類輸出級來提高電壓的增益，實(shí)現(xiàn)了超低壓下運(yùn)算放大器信號放大，獲得了-0.36 V～0.39 V的共模輸入范圍和-0.39 V～0.395 V的輸出電壓范圍。仿真得到該運(yùn)算放大器具有良好的性能指標(biāo)，能夠有效地驅(qū)動阻性負(fù)載，且結(jié)構(gòu)簡單，適于低壓低功耗模擬集成電路應(yīng)用。
參考文獻(xiàn)
[1] 肖明，吳玉廣，董大偉.基于準(zhǔn)浮柵的低功耗差分運(yùn)算放大器[J].微計(jì)算機(jī)信息，2007，23(2-2)：286-287.
[2] 張海軍，朱樟明，楊銀堂，等.一種基于襯底驅(qū)動技術(shù)的0.8V高性能CMOS OTA[J].電子器件，2006，29(2)：344-347.
[3] 鄧紅輝，尹勇生，高明倫.1.5 V低功耗CMOS恒跨導(dǎo)軌對軌運(yùn)算放大器[J].科技導(dǎo)報(bào)，2009，27(23)：57-61.
[4] LAYTON K D， COMER D T， COMER D J. Bulk-driven gain-enhanced fully-differential amplifier for VT+2Vdsat operation[J]. Circuits and Systems， 2008， 18：77-80.
[5] 楊銀堂，李婭妮，朱樟明.一種0.8 V襯底驅(qū)動軌對軌運(yùn)算放大器設(shè)計(jì)[J].固體電子學(xué)研究與進(jìn)展，2009.29(3)：344-347.