0 引言

　　垂直導(dǎo)電雙擴(kuò)散場(chǎng)（VDMOS）效應(yīng)晶體管是新一代集成化半導(dǎo)體電力器件的代表［1］。與功率晶體管相比，具有輸入阻抗高、熱穩(wěn)定性高、開關(guān)速度快、驅(qū)動(dòng)電流小、動(dòng)態(tài)損耗小、失真小等優(yōu)點(diǎn)。因此VDMOS廣泛應(yīng)用在電機(jī)調(diào)速、工業(yè)控制、汽車電器等領(lǐng)域。但功率VDMOS的高壓大電流的工作條件使得其功耗及自熱效應(yīng)相當(dāng)明顯，而溫度的升高又必然會(huì)加速微電子器件的退化機(jī)理［2-3］，對(duì)其可靠性造成嚴(yán)重影響甚至引起失效，且器件的失效必然會(huì)影響整個(gè)系統(tǒng)的正常工作，帶來的損失不可估量。因此對(duì)功率VDMOS進(jìn)行可靠性及失效分析顯得尤為重要，國(guó)外對(duì)功率VDMOS的可靠性［4］進(jìn)行了初步分析，國(guó)內(nèi)也已經(jīng)對(duì)GaAs微波場(chǎng)效應(yīng)晶體管［5-6］進(jìn)行了研究，但對(duì)功率VDMOS場(chǎng)效應(yīng)晶體管的可靠性研究特別是其完整的可靠性數(shù)據(jù)和失效機(jī)理的研究還比較少。本文采用恒定溫度應(yīng)力加速壽命試驗(yàn)對(duì)功率VDMOS的可靠性進(jìn)行了研究，得到較為完整的可靠性數(shù)據(jù)，并分析得到引起其漏源電流IDS退化的主要失效機(jī)理是柵極擊穿，從而為功率VDMOS類型器件的加工制造及應(yīng)用等方面提供有價(jià)值的數(shù)據(jù)。

　　1 理論

　　電子器件在正常工作狀態(tài)下，很難在短時(shí)間內(nèi)得到有價(jià)值的壽命數(shù)據(jù)。本文采用恒定應(yīng)力加速壽命實(shí)驗(yàn)，通過施加溫度應(yīng)力，加速了元器件的參數(shù)退化，縮短了壽命，在短時(shí)間內(nèi)得到必要的壽命數(shù)據(jù)。

　　以溫度為加速應(yīng)力的恒定應(yīng)力加速壽命試驗(yàn)多采用Arrhenius模型。該模型的阿列尼斯經(jīng)驗(yàn)公式可以反映電子元器件壽命與溫度之間的物理化學(xué)變化過程，即

　　式中：A為常數(shù)；k為玻爾茲曼常數(shù)；E為激活能；T為絕對(duì)溫度；t為時(shí)間。

　　從式（1）中可以看出，壽命的對(duì)數(shù)與絕對(duì)溫度的倒數(shù)之間滿足直線方程，因此通過施加幾組溫度應(yīng)力得到元器件在這幾個(gè)溫度點(diǎn)上的壽命后，利用這一關(guān)系外推出表征元器件失效機(jī)理的激活能Ｅ和正常溫度下的元器件壽命。

　　若試驗(yàn)中采取不同的溫度應(yīng)力T1、T2，其他條件不變，要產(chǎn)生相同的退化量，所需時(shí)間分別為t1、t2，其比即為溫度加速因子τ，則

　　2 結(jié)溫的確定及試驗(yàn)

　　2.1 結(jié)溫的確定

　　樣管在室溫（27℃）下的結(jié)殼熱阻RJC=1.7℃/W（廠家提供）。樣管偏置條件為VDS=7.5V、IDS＝0.8A時(shí)，其在室溫（27℃）下的殼溫TC=107℃，由式（3）可得室溫下TJ=117℃，即

　　式中：TJ為結(jié)溫；RJC為結(jié)殼熱阻；P為功率；Tc為殼溫。

　　由熱阻定義，利用室溫下的數(shù)據(jù)，可以計(jì)算得到Rc-a=13.3℃/W，因此ΔTc-a=80℃，故環(huán)境溫度為150、165、180℃時(shí)樣管殼溫分別為230、245、260℃，利用式（3）即可得到其對(duì)應(yīng)結(jié)溫分別為TJ150℃=240℃、TJ165℃=255℃、TJ180℃=270℃。

　　2.2 試驗(yàn)

　　試驗(yàn)器件為TO-3封裝的n溝道功率VDMOS場(chǎng)效應(yīng)晶體管。試驗(yàn)分三組進(jìn)行，每組試驗(yàn)樣品數(shù)均為6只，施加溫度分別為150、165、180℃（對(duì)應(yīng)結(jié)溫分別為240、255、270℃），試驗(yàn)時(shí)間分別為1058、920、690h，偏置條件為VDS=7.5V、IDS=0.8A；試驗(yàn)前均對(duì)VDMOS場(chǎng)應(yīng)晶體管特性（導(dǎo)通電阻、輸出特性、轉(zhuǎn)移特性）進(jìn)行初測(cè)，測(cè)試周期為46h；失效判據(jù)為ΔIDS＞初始值20％、ΔRDS＞初始值20％、ΔIDSR＞初始值20％，以大者為準(zhǔn)。

　　3 試驗(yàn)結(jié)果與數(shù)據(jù)處理

　　3.1 參數(shù)退化

　　試驗(yàn)測(cè)試發(fā)現(xiàn)功率VDMOS的導(dǎo)通電阻、漏源電流、截止漏電流均發(fā)生退化，其結(jié)果見表1～3所示。

　　由表1～3所示結(jié)果，可以得出IDS退化是功率VDMOS的主要失效模式，因此以IDS的退化作為失效判據(jù)。

　　3.2 試驗(yàn)結(jié)果

　　失效樣管（以3＃為例）試驗(yàn)前后輸出特性曲線對(duì)比如圖1所示，溫度應(yīng)力為150℃，柵源電壓為4.2～4.8V時(shí)，試驗(yàn)后（圖中細(xì)線）樣管漏源電流較試驗(yàn)前（圖中圓點(diǎn)粗線）有明顯降低，說明柵極控制能力減弱，柵極可能發(fā)生累積失效。