CMFB的實現(xiàn)有連續(xù)時間方法和開關(guān)電容方法。本文采用連續(xù)時間方法，如圖3所示，共模采樣端輸出共模電平通過2個相等的電阻R采樣。這種結(jié)構(gòu)能確保在一個很大電壓范圍內(nèi)會有全平衡輸出口。Vref是共模參考電平，這個電路和M13～M17共同構(gòu)成一個閉環(huán)負(fù)反饋回路，使共源輸出級的共模電平近似等于Vref。由于這兩級電路的內(nèi)部都是低阻抗節(jié)點，因此可達(dá)到較大的開環(huán)單位增益帶寬。一般情況下，只要共

　　模輸入信號的帶寬小于CMFB的單位增益帶寬就可保證電路共模電平穩(wěn)定。

　　2.3 主體電路

　　本文采用帶共源輸出緩沖的全差分折疊式共源共柵結(jié)構(gòu)，如圖4所示，它的主要優(yōu)點就是較高的增益，輸入共模范圍較大。

　　2.4 直流增益分析

　　圖4所示的運算放大器存在兩級：折疊式共源共柵級增大直流增益和共源放大器。

　　第一級增益：

　　第二級增益：

　　整個運算放大器的增益：

　　因此，要提高運算放大器的增益，主要是提高相應(yīng)的MOS管跨導(dǎo)和輸出阻抗。同時合理地調(diào)節(jié)電路參數(shù)可以使增益、相位裕度等受溫度影響很小。

　　3 折疊共源共柵全差分運算放大器的版圖設(shè)計

　　應(yīng)該采用更加合理的版圖布局，更加統(tǒng)一的連線和過孔連接等，使對稱電路的寄生效應(yīng)一致。在全差分運算放大器版圖設(shè)計時，尤其要注意版圖的對稱。

　　4 仿真結(jié)果與分析

　　基于TSMC0.18μm工藝，版圖設(shè)計如圖5所示。對版圖提取寄生電阻、電容，采用HSpice，Cadence軟件進(jìn)行模擬仿真。

上一頁 1 2 3 下一頁