如圖2所示，在信道模擬數(shù)字處理中，首先由插值濾波器對基帶輸入信號進行插值，由源數(shù)據(jù)隊列進行暫存，同時信道模型運算單元將運算完成的信道參數(shù)(如衰減因子、延時、多普勒頻偏等)存放到信道參數(shù)緩沖區(qū)；信道模擬運算單元獲取輸入信號、信道參數(shù)和WGN進行運算，再送入到降采樣濾波器，最后輸出基帶信號。
另外，維護系統(tǒng)、信道配置系統(tǒng)和監(jiān)控系統(tǒng)是后臺用戶接口，可對設備進行維護(如系統(tǒng)升級、校準補償?shù)?、信道配置、運行狀態(tài)監(jiān)測控制等，可根據(jù)實際情況和需求進行設計，這里不再進行闡述。插值濾波器和降采樣濾波器資料比較多，這里也不再進行說明，但原則上是產(chǎn)生的系統(tǒng)時延越小越好。
下面分別對其他各部分進行說明。
源數(shù)據(jù)隊列的主要功能是對插值后的基帶數(shù)據(jù)進行緩沖，采用雙口RAM實現(xiàn)。為了提高系統(tǒng)對時延的支持能力和分辨率，原則上隊列容量越大越好。以5μs時延、1 ns分辨率和12位數(shù)模數(shù)為例：(5 000÷1)×2=10 000字節(jié)。可以看出，通過加大雙口RAM的容量可以模擬更長的路徑時延，而不需要占用處理器的資源。
信道模型運算單元對所配置的模型進行運算，生成衰減因子、時延和多普勒頻偏等信道參數(shù)，放入信道參數(shù)緩沖區(qū)。由于信道模型運算量大，采用DSP高速處理器+FPGA進行主要運算單元，并對信道模型運行進行優(yōu)化，視具體支持的信道模型而定。
信道參數(shù)緩沖區(qū)主要是存放計算生成的信道參數(shù)。該緩沖區(qū)分兩塊，采用乒乓機制，每塊緩沖區(qū)空間大小根據(jù)數(shù)據(jù)處理速度進行計算。
信道模擬運算單元由一系列運行單元構成，其結構框圖如圖3所示。

圖3中，每個運算單元負責計算一條路徑的信道，運算單元的個數(shù)也就是所支持路徑數(shù)，每個運算單元相互獨立，且并行計算(減小系統(tǒng)時延)，求和后得到輸出結果。其中，每個運算單元根據(jù)時延參數(shù)從輸入信號獲取信號數(shù)據(jù)。另外，每個運算單元可以根據(jù)實際的路徑數(shù)按需配置。
以上給出了信道模擬數(shù)字處理的總體設計思路，具體實現(xiàn)細節(jié)需要考慮的內容很多，如時鐘同步系統(tǒng)、定點精度、算法優(yōu)化等等。最好在做實現(xiàn)的設計之前，對系統(tǒng)方案進行仿真，作為實現(xiàn)設計的參考依據(jù)。

4 結論
數(shù)字信號處理方法實現(xiàn)方法靈活，特別是能夠產(chǎn)生精確的時延，可以對多徑信道模型進行模擬，給無線通信的研發(fā)人員帶來極大的便利；采用數(shù)字信號處理的方法是無線信道模擬的發(fā)展方向，隨著硬件技術的不斷升級，可以模擬越來越復雜的信道模型。
相比通過延時器模擬多徑的實現(xiàn)方法，文中所采用的方法器件要求更低的情況下可以模擬更長的時延和路徑數(shù)。
但這種方法目前也會引入較大的系統(tǒng)時延，一般在2μs左右，在某些特定的應用場景下，會帶來一些不便。