3 整體電路以及仿真結(jié)果
整體電路的優(yōu)化仍然采用ADS微波設計軟件進行。在對電路進行仿真時，應選取廠家提供的模型，這樣才能獲礙和實際電路最接近的仿真結(jié)果。整體電路優(yōu)化后的增益如圖3所示。電路LAN的增益達到20．5 dB。噪聲系數(shù)如圖4所示，在2～4 GHz頻段噪聲系數(shù)小于1．1 dB。噪聲系數(shù)在高頻段惡化的主要原因在于器件寄生的噪聲性能會隨著頻率升高而逐漸惡化。因此，在電路設計時，需要在各方面與噪聲進行折中，取得最優(yōu)結(jié)果。輸出駐波比如圖5所示，輸出駐波比為1．8，很好地滿足了設計要求。

4 結(jié)論
通過分析，得到了適用于低噪聲放大器的pHEMT選擇的基本原則。電路采用二級級聯(lián)結(jié)構(gòu)，利用微帶電路實現(xiàn)匹配，并運用EDA軟件對電路進行優(yōu)化。最后仿真結(jié)果顯示，該電路在2～4 GHz頻段內(nèi)，可達到20 dB以上增益；噪聲系數(shù)小于1．2 dB。該電路滿足接收前端對LNA提出的要求，具有廣闊應用前景。