為了進(jìn)一步說明碼域翻轉(zhuǎn)干擾的影響。用不同幅度的信號輸入給 ADS58H40 進(jìn)行掃頻測試，將采集到的數(shù)據(jù)制圖如下：

ADS58H40 的采樣時鐘為 245.76MHz，針對其第二奈奎斯特域的中心 60M 范圍，使用 5 個功率等級進(jìn)行掃頻。在功率大于-40dBFs 時，由于 PCB 布局不當(dāng)所引入的碼域翻轉(zhuǎn)干擾對輸入信號影響很小(由于 ADC 前端有濾波器的關(guān)系，所以輸入信號不是完全平整的)。但是隨著輸入信號功率的減小此干擾對輸入信號的影響越來越大，在輸入信號幅度低于-60dBFs 時，去除模擬輸入端濾波器的影響后其引起的功率誤差依然可以達(dá)到 3dB 以上。

4、針對碼域翻轉(zhuǎn)干擾的 ADS58H40 PCB 布局優(yōu)化

為了避免碼域翻轉(zhuǎn)干擾耦合到 ADC 的模擬輸入端，需要針對性的避免一些不當(dāng)?shù)?PCB 布局。碼域翻轉(zhuǎn)干擾可以通過三個途徑耦合：

(1)數(shù)據(jù)輸出線與模擬輸入電路布局很近且平行，直接耦合。

(2)數(shù)據(jù)輸出線耦合到 ADC 的時鐘信號再間接耦合到模擬輸入端。

(3)數(shù)據(jù)輸出線耦合到 ADC 的 VCM，再通過 VCM 間接耦合到模擬輸入端。

上圖為 ADS58H40EVM 評估板的 PCB 布局，在基站收發(fā)信機(jī)上不會有這么大的空間來給其布局，一些走線難免會離得很近，所以針對碼域翻轉(zhuǎn)干擾的三個耦合途徑，建議對 ADS58H40 PCB布局做出以下三個優(yōu)化：

(1) ADS58H40 的數(shù)據(jù)輸出 LVDS 線與模擬輸入電路分開布局，不要平行或交叉。

(2) ADS58H40 的采樣時鐘線與隨路時鐘線布局盡可能的遠(yuǎn)離模擬輸入端，不要與其近距離平行。

(3) ADS58H40 的 VCM 線最好通過過孔直接從模擬輸入電路的差分端中間接入，如上圖四個紅色圈的中心。在模擬輸入端 VCM 接入口必須加上對地的濾波電容。VCM 信號不要做成 VCM 電源平面，而且布局時使其盡量遠(yuǎn)離數(shù)據(jù)輸出線。

經(jīng)過 PCB 布局優(yōu)化的 ADS58H40 使能 DC offset correction function 后不再具有紋波底噪，而且 ADC 底噪更佳(Figure 8)。在-60dBFs 的小信號掃頻測試中，去除模擬輸入端濾波器的影響后其波動在 0.5dB 以內(nèi)。

Figure8NormalnoisefloorafterPCBlayoutoptimization

5、結(jié)論

ADC 的 DC offset correction function 可以有效的抑制直流偏移所帶來的誤差。不過在PCB 布局不當(dāng)時，開啟此功能所帶來的碼域翻轉(zhuǎn)干擾會使 ADC 具有紋波底噪并且其采集到的小信號幅度波動會達(dá)到 3dB 以上。通過針對性的 PCB 布局優(yōu)化可以有效的解決這個問題，將-60dBFs的小信號波動控制在 0.5dB 以內(nèi)。