3.1 中間母線的定義與優(yōu)勢(shì)

3.11中間母線的定義

12V中間母線IBA(Intermediate Bus-Architecture)，開(kāi)環(huán)電源模塊需求商最早是Cisco在數(shù)據(jù)通信產(chǎn)品中提出。

3.12中間母線IBA優(yōu)勢(shì)

① 性能：負(fù)載電壓規(guī)格多；電源與負(fù)載的隔離近；板上熱分布均勻。
② 成本：IBA具有較好的競(jìng)爭(zhēng)力。隨著IC供電電壓下降和所需電流的增加，IBA的應(yīng)用得到推廣，相應(yīng)的BC和POL得到迅速發(fā)展。12V是增長(zhǎng)速度最快的輸入電壓，它是基于IBA和計(jì)算機(jī)應(yīng)用的驅(qū)動(dòng)。

3.13中間母線分類(lèi)

① 特性：標(biāo)準(zhǔn)閉環(huán)穩(wěn)壓12v模塊；前饋技術(shù)半穩(wěn)壓12V模塊；開(kāi)環(huán)12V不穩(wěn)壓模塊。
② 分別對(duì)應(yīng)的應(yīng)用范圍：電信設(shè)備，帶電池的48V/60V系統(tǒng)及數(shù)據(jù)設(shè)備，有12V負(fù)載；電信設(shè)備，帶電池的的48V系統(tǒng)；電信設(shè)備，嵌入式FE系統(tǒng)及數(shù)據(jù)設(shè)備，無(wú)12V負(fù)載，直流不帶電池。
③ 分別對(duì)應(yīng)的電壓輸入范圍：36V-75V；36V-60V((核心電壓42V―58V)；48V±1%。
④ 分別對(duì)應(yīng)的穩(wěn)壓精度：12V/±4.5%；12V(±5%-±10%)；12V±10%。
⑤ 分別對(duì)應(yīng)的成本與可靠性：高、中、低；低、中、高。
⑥ 業(yè)界BUS的標(biāo)準(zhǔn)模塊功率:100W-600W，有1/2、1/4、1/8磚等外形尺寸。效率在90%～96%，個(gè)別己達(dá)97%。

3.2 實(shí)現(xiàn)97%效率有利條件是什么？

輸入電壓范圍窄：器件電應(yīng)力變化?。惠敵鲩_(kāi)環(huán)：可固定占空比；開(kāi)放式拓?fù)浣Y(jié)構(gòu)：有利于風(fēng)冷；多層PCB：接觸電阻和分布參數(shù)小。

3.3 97%模塊高效BUS電源設(shè)計(jì)思想與方案

3.31 設(shè)計(jì)思想

電路結(jié)構(gòu)簡(jiǎn)單；電路和器件成熟；保護(hù)功能齊全可靠。

3.32 設(shè)計(jì)方案

包括主電路拓?fù)洳捎猛仆祀娐?見(jiàn)圖6(a)所示)，副邊采用同步整流(見(jiàn)圖6(b)所示)，輸出無(wú)濾波電感，固定50%的占空比，采用開(kāi)關(guān)管可實(shí)現(xiàn)零電壓開(kāi)通(ZVS)與零電流開(kāi)通(ZCS)。

① 推挽電路的優(yōu)點(diǎn)：驅(qū)動(dòng)電路為IC直接驅(qū)動(dòng)，屬于經(jīng)典電路比較成熟；器件成熟，具有配套的PWM IC比較多；為偏磁處理。
② 副邊采用同步整流驅(qū)動(dòng)方案：低電壓驅(qū)動(dòng)MOSFET，能降低驅(qū)動(dòng)損耗1/3；為外驅(qū)同步整流能滿(mǎn)足輸出直接并聯(lián)；省略輸出電感，減少損耗并提高效率。

3.33 器件與工藝方案

用低損耗磁性器件、低Rds(on)、低Qg功率開(kāi)關(guān)器件與CT采樣及厚銅PCB。而工藝方案至關(guān)重要，應(yīng)考慮電路布局的對(duì)稱(chēng)性和發(fā)熱的均勻性及散熱的高效性。