DS2726引腳功能描述如下：
RSC(引腳1)：短路門限。該引腳到電池組的正極之間的電阻選擇放電方向短路狀態(tài)下的門限電壓；RDOC(引腳2)：放電過流電壓門限。該引腳與電池組的正極之間所連接的電阻可選擇過流狀態(tài)下在放電方向上的門限電壓；Vcc(引腳3)：穩(wěn)壓輸出。Vcc為內(nèi)部電路提供電源，并將配置引腳拉高至VIN該引腳應(yīng)連接1只至少0．1 μF的陶瓷電容旁路至GND；SEL0，SEL1(引腳4、5)：電池組所選電池節(jié)數(shù)。該引腳為三級(jí)輸入。接地或與Vcc相連分別實(shí)現(xiàn)邏輯低或邏輯高，懸空則實(shí)現(xiàn)中級(jí)門限；CDOCD(引腳6)：放電過流延遲時(shí)間。該引腳與GND之間所連接的電容用于設(shè)置DC FET關(guān)斷前放電過流狀態(tài)必須保持的時(shí)間；SLEEP(引腳7)：睡眠模式選擇輸入。驅(qū)動(dòng)該引腳為邏輯低強(qiáng)制DS2726進(jìn)入最低功耗狀態(tài)。若施加充電電壓，DS2726退出睡眠模式。當(dāng)CBCFG為高電平，該引腳的邏輯高使能電池均衡；CSCD(引腳8)：短路電流延遲時(shí)間。該引腳與CND之間所連接的電容用于設(shè)置DCFET關(guān)斷前短路電流狀態(tài)必須保持的時(shí)間；CBCFG(引腳9)：充電均衡配置輸入。當(dāng)為邏輯低時(shí)，若VPKP>VVIN+ VCDET，充電均衡使能；當(dāng)為邏輯高時(shí)，若SLEEP引腳為邏輯高，則充電均衡使能；CBS0，CBS1(引腳10、11)：選擇電池均衡電壓。該引腳輸入為三級(jí)輸入，接地或接VCC分別實(shí)現(xiàn)邏輯低或邏輯高，懸空則實(shí)現(xiàn)中級(jí)門限；OVS0，OVS1(引腳12、13)：選擇過壓門限。該引腳輸人為三級(jí)輸入，接地或接VCC分別實(shí)現(xiàn)邏輯低或邏輯高，懸空則實(shí)現(xiàn)中級(jí)門限。N．C(引腳14、30)：懸空，內(nèi)部無連接；GND(引腳15)：接地。接至最低電壓電池的負(fù)極；V00~V10(引腳16～26)：負(fù)極電壓檢測(cè)。連接至電池組中的第一節(jié)電池的負(fù)極；VIN(引腳27)：連接至最大電池正極；DC(引腳 28)：放電控制輸入。CC控制充電FET的柵極，驅(qū)動(dòng)PKP至VOLCC，并導(dǎo)通或關(guān)斷充電FET；SNS(引腳29)：檢測(cè)輸入。連接至充電和放電 FET的漏極。作為基準(zhǔn)電壓檢測(cè)短路和放電過流狀態(tài)；CC(引腳31)：充電控制輸人。CC控制充電FET的柵極，驅(qū)動(dòng)PKP至VOLCC，并導(dǎo)通或關(guān)斷充電FET；PKP(引腳32)：電池組正極。PKP電壓用于檢測(cè)充電器附件或保護(hù)釋放狀態(tài)。

3 DS2726設(shè)計(jì)應(yīng)用
在DS2726典型應(yīng)用電路的基礎(chǔ)上，通過簡(jiǎn)單的設(shè)計(jì)修改，可利用DS2726 Li+電池保護(hù)器承受負(fù)電壓，在充電器反接時(shí)為電池提供保護(hù)。圖2為采用DS2726的電池保護(hù)電路。

3．1 保護(hù)PKP引腳
PKP引腳容易暴露在充電反接電壓下，典型應(yīng)用電路中，該引腳已接有1個(gè)肖特基二極管，能夠防止感應(yīng)沖擊(產(chǎn)生過流)，使該引腳拉至地電位以下。唯一需要修改的是提高PKP阻抗，從而限制流過肖特基二極管的電流。10節(jié)電池使用42 V充電器。60 V肖特基二極管具有Vf= 0．45 V。RPKP電壓為：-42 V-(-0．45 V)=-41．55 V。假設(shè)使用250 mW的電阻則：250 mW=(-41．55 V)2/RPKP，其中，RPKP=6．905 kΩ。