我們剛剛計(jì)算了最大連續(xù)功率(Pt)。RAM在這個(gè)功率電平工作的時(shí)間不會(huì)太長(zhǎng)。如果我們考察10%的占空周期，則平均功耗將是： Pt = 0.10 * 1.7 = 0.17W RAM以Imax的電流工作的時(shí)間取決于應(yīng)用、電源管理固件和操作系統(tǒng)。在圖2中，電池電壓穩(wěn)定在4.2V的時(shí)間不長(zhǎng)。在3.6V的標(biāo)稱(chēng)電池電壓，Vout仍然是1.5V；LDO的效率為42%。

如果系統(tǒng)要求較低的功耗，那么，如圖1所示的配置是不能接受的，要考慮如圖3所示的解決方案，在它上面的LDO 5的輸入被連接到降壓轉(zhuǎn)換器的輸出，該輸出被設(shè)置為1.8V以給存儲(chǔ)器供電。對(duì)于如圖3所示的配置，如果LDO 5的輸入被連接到1.8V的電源軌，那么，效率的計(jì)算方法如下： 效率=Vout/ Vin = (1.5V/1.8V) * 100 = 83%

耗散的功率估算如下： Pd = (Vin - Vout) * Iout = (1.8 - 1.5) * 0.400 = 0.12W, 該功率將以熱量的形式消耗掉。

LDO 5的效率是83%。注意：如果我們要采用開(kāi)關(guān)電源而不是LDO 5，該效率可能低至85%，對(duì)于該模塊來(lái)說(shuō)，僅僅改善了2%。然而，整個(gè)效率取決于所采用的轉(zhuǎn)換器類(lèi)型。

利用LP3671降壓轉(zhuǎn)換器數(shù)據(jù)表提供的效率曲線(xiàn)(圖4)，因?yàn)槿绱?，整個(gè)系統(tǒng)的雙轉(zhuǎn)換DC/DC+LDO的效率將為78%。LDO是最低成本、最小體積和最低噪聲解決方案。

如果增加另外一個(gè)DC/DC轉(zhuǎn)換器以給RAM供電，就要增加了非常大的外部電感器(3mm x 3mm，10 mm2)，從而增加電路板的面積及整個(gè)系統(tǒng)的噪聲。如果沒(méi)有1.8V電源，那就可以采用任何低于Vbatt的降壓轉(zhuǎn)換器電壓軌。LDO的輸入電壓越低，效率就越高，只要輸入電壓高于Vout + Vdropout。

當(dāng)采用LDO為低電壓微處理器供電的時(shí)候，沒(méi)有理由表示擔(dān)心。要問(wèn)問(wèn)你自己：“為了把系統(tǒng)的效率提高僅僅百分之幾，我真的需要采用一個(gè)額外的降壓轉(zhuǎn)換器和電感器嗎？”

利用降壓轉(zhuǎn)換器給低電壓軌供電將增加電源管理IC的體積，如果增加一個(gè)3mm x 3mm的電感器，就會(huì)增加BOM的成本和PCB的面積。相比之下，LDO的成本低廉、外形小且便于使用。它還是能夠針對(duì)你的應(yīng)用進(jìn)行優(yōu)化的噪聲最低的解決方案。