本文采用一種低電壓帶隙基準結(jié)構(gòu)。在TSMC0．13μm CMOS工藝條件下完成，包括核心電路、運算放大器、偏置及啟動電路的設(shè)計，并用Cadence Spectre對電路進行了仿真驗證。

基準電壓是數(shù)模混合電路設(shè)計中一個不可缺少的參數(shù)，而帶隙基準電壓源又是產(chǎn)生這個電壓的最廣泛的解決方案。在大量手持設(shè)備應(yīng)用的今天，低功耗的設(shè)計已成為現(xiàn)今電路設(shè)計的一大趨勢。隨著CMOS工藝尺寸的下降，數(shù)字電路的功耗和面積會顯著下降，但電源電壓的下降對模擬電路的設(shè)計提出新的挑戰(zhàn)。傳統(tǒng)的帶隙基準電壓源結(jié)構(gòu)不再適應(yīng)電源電壓的要求，所以，新的低電壓設(shè)計方案應(yīng)運而生。

1 傳統(tǒng)帶隙基準電壓源的工作原理

傳統(tǒng)帶隙基準電壓源的工作原理是利用兩個溫度系數(shù)相抵消來產(chǎn)生一個零溫度系數(shù)的直流電壓。圖1所示是傳統(tǒng)的帶隙基準電壓源的核心部分的結(jié)構(gòu)。其中雙極型晶體管Q2的面積是Q1的n倍。

假設(shè)運算放大器的增益足夠高，在忽略電路失調(diào)的情況下，其輸入端的電平近似相等，則有：

VBE1=VBE2+IR1 (1)

其中，VBE具有負溫度系數(shù)，VT具有正溫度系數(shù)，這樣，通過調(diào)節(jié)n和R2/R1，就可以使Vref得到一個零溫度系數(shù)的值。一般在室溫下，有：

但在0．13μm的CMOS工藝下，低電壓MOS管的供電電壓在1．2 V左右，因此，傳統(tǒng)的帶隙基準電壓源結(jié)構(gòu)已不再適用。

2 低電源帶隙基準電壓源的工作原理

低電源電壓下的帶隙基準電壓源的核心思想與傳統(tǒng)結(jié)構(gòu)的帶隙基準相同，也是借助工藝參數(shù)隨溫度變化的特性來產(chǎn)生正負兩種溫度系數(shù)的電壓，從而達到零溫度系數(shù)的目的。圖2所示是低電壓下帶隙基準電壓源的核心部分電路，包括基準電壓產(chǎn)生部分和啟動電路部分。

2．1 帶隙基準源電路

由于放大器的輸入端電平近似相等，故由電流鏡像原理可得到如下等式：