一種用于高速高精度ADC的電壓基準源設計
加入技術交流群
因流入Q3的電流也與溫度無關，故有：
由于流過R4和R5的電流INL正比與VNL，故可表示為：
設M1、M2、M3和M4管的寬長比一樣，所以，流過四個管子的電流相等且都等于：
從式(10)可以看出，式子的第三項用來消除VEB1的非線性，這樣，結合(6)式可得：
這樣，由(10)式可以得到輸出的基準電壓源為：
2.2 低噪聲箝位運放的設計
在基準源中，箝位運放的主要作用是通過電流負反饋使與輸入端連接的結點的電壓強制相等，并且與電源電壓無關。可用運放的輸出對電流源進行適當?shù)钠?，使其流過的電流與輸入電壓無關，從而使R的電流為PTAT電流。實際的運放通常會存在失調電壓、有限增益以及運放噪聲，這些都會對基準電壓源的性能造成影響，由于基準電壓源一般工作在低頻條件下，因此，對運放的頻率特性要求不高。
本文在設計低噪聲箝位運放的過程中，重點考慮了以下幾個因素：
(1)由于運放的兩個輸入端基本為固定電位，不需要考慮動態(tài)范圍，因此，運放的設計不考慮共模輸入范圍；為了保證電路適用于低電源電壓場合，cascode結構不再適合，因此，本文選用普通兩級運放的設計方式；
(2)選用PMOS作為運放的輸入級。因為PMOS的載流子與空穴的遷移率比NMOS的電子遷移率低2～5倍，故可以較大的減小1／f噪聲。同時由于1／噪聲與MOS管的面積成反比，因此，輸入管的面積需要做的很大；
(3)為了使1／f噪聲最小化，負載晶體管的柵長應該比輸入管的柵長更長；
(4)減小箝位運放的帶寬可以有效的減小熱噪聲的影響。
經過仿真可以得到如圖2所示的低噪聲箝位運放的頻率特性曲線，該曲線表明箝位運放的開環(huán)增益為81dB，單位增益帶寬為139 MHz，相位裕度為61°，失調電壓為0.02 mV，可見該運放能夠滿足系統(tǒng)要求。
評論