基于可編程計(jì)數(shù)器的時(shí)序邏輯電路設(shè)計(jì)
加入技術(shù)交流群
各種MSI中規(guī)模數(shù)字集成電路都有自己的主要特性和應(yīng)用目標(biāo)，如果進(jìn)行非常規(guī)使用，則改變它的使用方向，就可進(jìn)一步發(fā)揮其功能和作用。擴(kuò)展專(zhuān)用集成電路的應(yīng)用領(lǐng)域是一項(xiàng)有實(shí)際意義的研究。本文研究了MSI可編程計(jì)數(shù)器改變應(yīng)用方向的邏輯修改方法及時(shí)序邏輯電路的設(shè)計(jì)技術(shù)。
1 基本原理
74LSl61是可編程中規(guī)模同步4位二進(jìn)制加法計(jì)數(shù)器，圖1為其圖形符號(hào)。其中，Q3，Q2，Q1，Q0為計(jì)數(shù)狀態(tài)輸出端；C為進(jìn)位輸出端；EP，ET為計(jì)數(shù)控制端；
為預(yù)置數(shù)控制端；D3～D0為預(yù)置數(shù)輸入端；
為異步置零控制端；CP為計(jì)數(shù)脈沖輸入端。表1為可編程計(jì)數(shù)器74LSl61的功能表。
由表1可知，在
條件下，74LSl61可編程計(jì)數(shù)器由EP，ET及控制具有計(jì)數(shù)、預(yù)置數(shù)和保持三種功能。
用74LSl61可編程計(jì)數(shù)器Q3Q2Q1Q0端的代碼組合表示時(shí)序邏輯電路的各個(gè)狀態(tài)，由輸入變量控制EP，ET及端，綜合利用計(jì)數(shù)、置數(shù)、保持功能，使計(jì)數(shù)器的狀態(tài)變化滿足所要求的時(shí)序，即用計(jì)數(shù)功能實(shí)現(xiàn)“次態(tài)=現(xiàn)態(tài)+l”的二進(jìn)制時(shí)序關(guān)系，用預(yù)置數(shù)功能實(shí)現(xiàn)“次態(tài)=預(yù)置數(shù)”的非二進(jìn)制時(shí)序關(guān)系，用保持功能實(shí)現(xiàn)“次態(tài)=現(xiàn)態(tài)”的自循環(huán)時(shí)序關(guān)系，可實(shí)現(xiàn)一般時(shí)序邏輯電路。
1．1 可編程計(jì)數(shù)器狀態(tài)轉(zhuǎn)換對(duì)控制函數(shù)的要求
由表1所示的功能表，可確定74LSl61可編程計(jì)數(shù)器各種狀態(tài)轉(zhuǎn)換時(shí)對(duì)控制函數(shù)的要求，如表2所示。
1．2 基于可編程計(jì)數(shù)器時(shí)序邏輯電路的基本形式
用1個(gè)74LSl61可編程計(jì)數(shù)器和2個(gè)16選1數(shù)據(jù)選擇器可構(gòu)成多輸入時(shí)序邏輯電路的基本形式，如圖2所示。
評(píng)論