時鐘壓擺率，實現(xiàn)額定性能所需的最小壓擺率。多數(shù)轉(zhuǎn)換器在時鐘緩沖器上有足夠的增益，以確保采樣時刻界定明確，但如果壓擺率過低使得采樣時刻很不確定，將產(chǎn)生過量噪聲。如果規(guī)定最小輸入壓擺率，用戶應滿足該要求，以確保額定噪聲性能。

　　孔徑抖動，ADC的內(nèi)部時鐘不確定性。ADC的噪聲性能受內(nèi)部和外部時鐘抖動限制。

　　在典型的數(shù)據(jù)手冊中，孔徑抖動僅限轉(zhuǎn)換器。外部孔徑抖動以均方根方式與內(nèi)部孔徑抖動相加。對于低頻應用，抖動可能并不重要，但隨著模擬頻率的增加，由抖動引起的噪聲問題變得越來越明顯。如果不使用充足的時鐘，性能將比預期要差。

　　除由于時鐘抖動而增加的噪聲以外，時鐘信號中與時鐘不存在諧波關系的譜線也將顯現(xiàn)為數(shù)字化輸出的失真。因此，時鐘信號應具有盡可能高的頻譜純度。

　　孔徑延遲，采樣信號的應用與實際進行輸入信號采樣的時刻之間的時間延遲。此時間通常為納秒或更小，可能為正、為負或甚至為零。除非知道精確的采樣時刻非常重要，否則孔徑延遲并不重要。

　　轉(zhuǎn)換時間和轉(zhuǎn)換延遲，這是兩個密切相關的技術指標。轉(zhuǎn)換時間一般適用于逐次逼近型轉(zhuǎn)換器(SAR)，這類轉(zhuǎn)換器使用高時鐘速率處理輸入信號，輸入信號出現(xiàn)在輸出上的時間明顯晚于轉(zhuǎn)換命令，但早于下一個轉(zhuǎn)換命令。轉(zhuǎn)換命令與轉(zhuǎn)換完成之間的時間稱為轉(zhuǎn)換時間。

　　轉(zhuǎn)換延遲通常適用于流水線式轉(zhuǎn)換器。作為測量用于產(chǎn)生數(shù)字輸出的流水線(內(nèi)部數(shù)字級)數(shù)目的技術指標，轉(zhuǎn)換延遲通常用流水線延遲來規(guī)定。通過將此數(shù)目乘以應用中使用的采樣周期，可計算實際轉(zhuǎn)換時間。

　　喚醒時間，為了降低功耗敏感型應用的功耗，器件通常在相對不用期間關斷，這樣做確實可以節(jié)省大量功耗，但器件重新啟動時，內(nèi)部基準電壓源的穩(wěn)定以及內(nèi)部時鐘的功能恢復都需要一定的時間，此時轉(zhuǎn)換的數(shù)據(jù)將不滿足技術指標。

　　輸出負載，同所有數(shù)字輸出器件一樣，ADC(尤其是CMOS輸出器件)規(guī)定輸出驅(qū)動能力。出于可靠性的原因，知道輸出驅(qū)動能力比較重要，但最佳性能一般是在未達到完全驅(qū)動能力時。

　　在高性能應用中，重要的是，將輸出負載降至最低，并提供適當?shù)娜ヱ詈蛢?yōu)化布局，以盡可能降低電源上的壓降。為了避免此類問題發(fā)生，許多轉(zhuǎn)換器都提供LVDS輸出。LVDS具有對稱性，因此可以降低開關電流并提高總體性能。如果可以，應該使用LVDS輸出以確保最佳性能。

　　未規(guī)定標準，一個至關重要的未規(guī)定項目是PCB布局。雖然可規(guī)定內(nèi)容的不多，但它會顯著影響轉(zhuǎn)換器的性能。例如，如果應用未能采用充足的去耦電容，就會存在過多的電源噪聲。由于PSR有限，電源上的噪聲會耦合到模擬輸入中，并破壞數(shù)字輸出頻譜，如圖4所示。

　　圖4a. 電容與性能 圖4b. 有限電容與性能