2 帶隙基準(zhǔn)電路仿真結(jié)果
電路采用Xfab O．35μm BiCMOS的工藝模型庫，用Cadence Specte仿真器對電路進(jìn)行仿真模擬。當(dāng)電源電壓為3．3 V時(shí)，圖6和圖7分別是溫度相關(guān)性和電源抑制比(PSRR)的曲線圖。結(jié)果顯示，本帶隙基準(zhǔn)輸出O．5 V穩(wěn)定電壓，在-40～+125℃的溫度范圍內(nèi)，溫漂為15 ppm，電路表現(xiàn)出良好的溫度特性。同時(shí)，低頻時(shí)基準(zhǔn)電壓源的電源抑制比可達(dá)-103 dB，在40 kHz以前電源抑制比小于-100 dB。圖8是本電路在不同工作電壓下的輸出電壓，可見電路正常啟動(dòng)電壓為2 V，電路啟動(dòng)后基準(zhǔn)電壓的變化小于O．06 mV。

3 結(jié)語
帶隙基準(zhǔn)電壓電路作為模擬電路中的重要模塊對A／D采集精度、電源管理芯片的性能都有重要影響。本文設(shè)計(jì)了一種高精度、高電源抑制比、低電壓的帶隙基準(zhǔn)電路，并且實(shí)現(xiàn)了對基準(zhǔn)電壓的外部修調(diào)。結(jié)果表明：電路在3．3 V電源電壓，-40～+125℃下能提供穩(wěn)定的0．5 V基準(zhǔn)電壓輸出，溫漂15 ppm，低頻時(shí)電源抑制比-103 dB，達(dá)到了設(shè)計(jì)要求。