3 性能結(jié)果與分析
本文利用運放共享技術(shù)設(shè)計了一個10位100 MHz的流水線ADC，該ADC的最前端是一個輸入帶寬很大的采樣保持電路，之后的8級MDAC輸出利用運放共享技術(shù)使用了4個運算放大器，產(chǎn)生16位數(shù)字輸出。最后一級為一個2位的FLASH模／數(shù)轉(zhuǎn)換器。最終產(chǎn)生的18位輸出經(jīng)延遲對準后輸入數(shù)字修正電路得到最后的10位數(shù)字編碼。
本設(shè)計采用的是TSMC 0．18μm，混合信號1P6MCMOS工藝模型，提供MIM(metal-insulator-metal)結(jié)構(gòu)電容，采用電源電壓為1．8 V。使用Spectre進行驗證。結(jié)果可得在100 MHz采樣頻率下，采用電容縮放技術(shù)后整個ADC電路的功耗為45 mW。
首先輸入一個緩變斜坡電壓進入模／數(shù)轉(zhuǎn)換器，斜坡的變化時間和電路仿真時間必須保證ADC能夠每個周期輸出增加1位，也就是至少需要1 024個周期。圖7為輸入斜坡電壓后，得到的10個數(shù)字碼的輸出情況。緩變的斜坡電壓輸入會使得輸出每次按照遞變的順序變化，而從圖5～圖9中可以很明顯地看到任意相鄰的2個數(shù)字碼都是按照00-01-10-11的順序遞變。通過觀察所有的1 024個數(shù)字輸出碼，未發(fā)現(xiàn)任何誤碼和失碼的情況。

圖8所示為輸入信號為10 MHz(奈奎斯特頻率)，采樣頻率100 MHz，采樣點數(shù)為4 096時的數(shù)字輸出經(jīng)Matlab進行傅里葉變換的頻譜結(jié)果輸出，由圖可知，SNDR=58．4 dB，SFDR=79．6 dB，此時ENOB=9．5位。

圖9所示為采樣頻率100MHz時SINAD隨輸入信號頻率的變化曲線?？梢?，在整個奈奎斯特頻率內(nèi)，電路均能達到9位以上的有效精度。ADC各項性能參數(shù)如表2所示。

4 結(jié)語
本文設(shè)計了一個10位100 MHz的低功耗流水線ADC電路。該ADC采用了相鄰兩級共用一個運放的運放共享技術(shù)和逐級電容縮減技術(shù)來減小功耗和面積。在輸入頻率達到奈奎斯特頻率范圍內(nèi)，整個ADC的有效位數(shù)始終高于9位。在100 MHz采樣頻率下，電路的功耗僅為45 mW。