基于AD6620的數(shù)字下變頻(DDC)的頻率變換器
加入技術(shù)交流群
AD6620的控制接口分串行輸入和并行輸入兩種。由于使用FPGA做芯片配置邏輯，所以，本文選用較靈活、效率較高的并行數(shù)據(jù)作為配置接口的邏輯輸入。
AD6620內(nèi)部各個(gè)模塊的配置寄存器并不是等位長的。具體各模塊內(nèi)部配置寄存器的位長見表l所列，而內(nèi)部寄存器的訪問則必須通過外部接口寄存器來指定地址，并由高位到低位按字節(jié)寫入。
外部接口寄存器的位長是固定的，按000到lll編址總共八個(gè)。其中低5位的5個(gè)寄存器是數(shù)據(jù)寄存器，可用于放入內(nèi)部某地址的不定長數(shù)據(jù)。而高兩位的兩個(gè)寄存器是地址寄存器，用于存放將要訪問的內(nèi)部寄存器的目標(biāo)地址，其中最高位111寄存器又和模式控制寄存器復(fù)用，且其最高兩位標(biāo)識(shí)為寫增長和讀增長，具體結(jié)構(gòu)如表2所列。
評論