微型電感器的簡化模式設計
加入技術交流群
表上部為設計輸入?yún)?shù)，下部為輸出
符號 | 名稱 | 數(shù)值 |
|---|---|---|
技術條件 | ||
f | 頻率 | 5MHz |
IDC | 輸出電流 | 1A |
△IPP | 電流脈動 | 3A |
Uin | 輸入電壓 | 40V |
Uo | 輸出電壓 | 5V |
材料數(shù)據(jù)與技術參數(shù) | ||
N | 磁心疊層數(shù) | 12 |
hsmax | 磁心最大允許高度 | 16μm |
Bsat | 飽和磁通密度 | 1.1T |
ρc | 導體（Cu）的電阻率 | 2μΩ－cm |
ρs | 鐵心（80％NiFe）的電阻率 | 20μΩ－cm |
hsep | 縱向分隔鐵心 | 15μm |
Wcon | 與鐵心接觸寬度 | 40μm |
Sres | 光刻膠凸條的斜度 | 5.5 |
器件參數(shù) | ||
L | 需要的電感值 | 292nH |
μr | 設計要求的磁導率 | 490 |
D | 轉換器的占空比 | 12.5％ |
hs | 磁心總高度 | 12.0μm |
δs | 在5MHz時磁心的穿透深度 | 2.25μm |
Ws | 磁心的長度（參見圖1） | 9.2mm |
BPK | 磁通密度波動值 | 0.66T |
σ | 電流密度 | 3.75A/m2 |
St | 每匝線圈的間隔寬度 | 76μm |
Wt | 每匝線圈的等效寬度 | 266μm |
hc | 導體高度 | 54μm |
δc | 在5MHz下導體的穿透深度 | 32μm |
SLat | 靠近磁心的橫向寬度 | 534μm |
n | 匝數(shù) | 3 |
Kend | 端匝損耗電阻因子 | 1.29 |
Ks | 由端匝引起的長度因子 | 1.22 |
Kc | 由St和SLat引起的寬度因子 | 2.62 |
計算性能 | ||
isat | 使磁心飽和的電流 | 2.5A |
RDC | 設計的DC電阻 | 101mΩ |
Fr | 設計在5MHz下的交流電阻因子 | 1.05 |
Kwind | 即Pwind=KwindRDCI2DC | 1.82 |
Pwind | 設計繞組中的總損耗 | 183mW |
Kcore | 諧波磁心損耗因子 | 3.62 |
Pcore | 設計磁心中的總損耗 | 136mW |
Wstot | 器件總長度 | 11.2mm |
2Wc.tot | 器件總寬度 | 4.2mm |
| 輸出功率 | 5.0W |
| 功率密度 | 10.6W/cm2 |
η | 設計的效率 | 94.0％ |
表1中的參數(shù)是假設的一個例子。
在上述的最佳設計中，磁心和繞組之間的分布功率損耗，即Pcoreloss/Pwind1oss=2/3。一般來說，只要忽略磁滯損耗，磁心疊層薄到和穿透深度可以相比，電感要求可用調節(jié)磁導率來滿足的話，則圖1構造的平面電感器和變壓器，所有的優(yōu)化設計將保持這個比例。
4電感調整
滿足電感要求的一種方法是調整磁心的磁導率，這就產(chǎn)生了一個有利的磁場構造，避免了優(yōu)化過程中引入的電感抑制。
對優(yōu)化設計，為了獲得要求的電感，需要有效的磁導率
式中σopt（η）是單位導體寬度，在效率為η時的電流密度。對于一個優(yōu)化設計來說，一旦選定效率η，就完全指定了磁導率μr。
例如，假設表1中的參數(shù)，忽略了端匝和其他“無效”間距，以95.5％η98.5％范圍設計，則相對磁導率的數(shù)值可能在100μr400范圍內(nèi)，如圖3所示。對于某一個確定的效率，實際設計一般需要比圖3中所示的磁導率要高，這是因為靠近磁心的間距和絕緣匝的間距，在簡化模式分析中被忽略了，所以，增加了磁路的長度（見圖1）。電感中電流的波形如圖4所示。
圖2疊層數(shù)N=12的功率密度與功耗百分數(shù)的關系曲線。二座標軸均用對數(shù)值，參數(shù)已在表1中假設。
圖3給定疊層數(shù)N=12時的磁導體與功耗百分數(shù)的關系曲線。二座標軸均用對數(shù)值，參數(shù)已在表1中假設，忽略了端匝和其他“無效”區(qū)
評論