4 測試結果

　　流水所得芯片如圖5 所示，面積14400 μ m ×10800μm，其中左邊兩個角上深色方塊為柵極壓點，中間區(qū)域七個深色圖形為源極壓點。采用JU NODTS1000 系統(tǒng)測試結果如表2 所示，各參數良好，其中RDS(on)和Vsd 均為脈沖測試。圖6 為元胞掃描電鏡圖片，其中N 阱、P 阱及多晶硅下的“鳥嘴”清晰可見，后者顯著減小了該區(qū)域柵電容。圖7、圖8 分別為Tektronics 371 晶體管圖示儀測試所得漏源擊穿電壓和柵源耐壓波形，可見器件漏源擊穿特性良好，柵源耐壓大于83V，達到本征擊穿。

圖5 200V/100A芯片照片

圖6 元胞掃描電鏡分析

圖7 漏源擊穿電壓波形

圖8 柵源耐壓波形

表2 200V/100A VDMOS器件參數測試結果

　　5 結論

　　本文采用圓弧形分布溝道與局域氧化相結合的方法開發(fā)出一種200V/100A VDMOS器件，在一定程度上解決了器件導通電阻改善與開關損耗增大的矛盾。對流水過程中的關鍵工藝進行了監(jiān)控，所得器件具有較好的綜合性能， 為國產大電流功率MOSFET 器件研發(fā)探索出一條途徑。