4.1設(shè)計(jì)思路

　　以SG3525PWM芯片為核心進(jìn)行控制系統(tǒng)的設(shè)計(jì)。通過用CD4017B芯片進(jìn)行8分頻，對輸出最大占空比進(jìn)行限制。主電路采用場效應(yīng)管并聯(lián)。電壓斬波控制原理圖如圖2所示。

　　圖2電壓斬波控制原理圖

　　4.2主電路的選擇

　　因?yàn)橹麟娐窞殡妷簲夭?，存在著大電流的沖擊，為此，本裝置采用場效應(yīng)管并聯(lián)。選IR公司的產(chǎn)品FB180SA10比較適合，它的VDSS=100V，RDS(ON)=0.0065Ω，ID=180A(TC=25℃)或120A(TC=120℃)，同時，它用絕緣TO227封裝，易于并聯(lián)，內(nèi)部電感量低。本裝置選用12只并聯(lián)。4.3控制與保護(hù)SG3525原理框圖如圖3所示。其具有5.1V溫度系數(shù)為1%的基準(zhǔn)穩(wěn)壓電源，誤差放大器，頻率為100Hz～400kHz(其值由外界電阻Rt，電容Ct決定)的鋸齒波振蕩器，軟啟動電路，同步電路，關(guān)閉電路，脈寬調(diào)制比較器，RS寄存器及保護(hù)電路。

　　圖3 SG3525原理圖.

　　利用SG3525的誤差放大器的1腳和2腳對輸出進(jìn)行占空比的調(diào)節(jié);在實(shí)際調(diào)試過程中發(fā)現(xiàn)，由于占空比較小，電壓比較器輸入電壓可以調(diào)節(jié)的范圍特別小，調(diào)試非常困難，為此特別設(shè)計(jì)了分頻線路即利用CD4017B十進(jìn)制計(jì)數(shù)芯片及其外圍線路對SG3525的4腳振蕩器輸出信號進(jìn)行8分頻，利用SG3525的10腳關(guān)機(jī)功能，封鎖SG3525的4腳輸出信號8個中的6個，使11和14腳各有1個脈沖輸出，見圖4、圖5。因?yàn)?1腳最大占空比為48%左右，則分頻后實(shí)際輸出占空比最大為12%左右，最小占空比通過R7來確定。本部分的保護(hù)采取單周期限流保護(hù)，以場效應(yīng)管的柵源電阻為采樣信號，當(dāng)電流超過限定值時，通過SG3525的10腳將該周期驅(qū)動信號關(guān)斷，達(dá)到單周期保護(hù)。

　　圖4 SG3525的4腳與11腳正常情況下的波形圖

　　圖5 CD4017B及外圍線路輸入與輸出的仿真圖

　　4.4仿真與試驗(yàn)

　　圖4給出了SG3525沒有分頻時，振蕩器輸出(4腳)CH1與PWM輸出(11腳)CH2的對應(yīng)關(guān)系。由圖中可以清楚地看出振蕩器輸出脈沖出現(xiàn)在PWM脈寬的前后側(cè)各一個，其脈寬約在5μs～10μs，這個時間足夠CD4017B完成動作。圖5給出了CD4017B及外圍線路輸入輸出仿真圖。由圖5我們可以清楚看出CLK端輸入頻率1kHz脈寬為5μs的脈沖時，輸出OUT即D5～D9的陰極的波形與設(shè)計(jì)是相符的。經(jīng)過濾波后，到達(dá)SG3525的10腳波形是比較規(guī)整的。為分析方便，同時給出了相關(guān)引腳的時序圖。同時，采取CLK上升沿翻轉(zhuǎn)，保證了控制時序的正確，采用封鎖6個脈沖，避免了干擾和初始狀態(tài)對輸出的PWM波形的影響。

　　5結(jié)語

　　該裝置投入運(yùn)行后，經(jīng)過將近一年的現(xiàn)場檢驗(yàn)，證明運(yùn)行穩(wěn)定可靠，各項(xiàng)技術(shù)指標(biāo)達(dá)到了設(shè)計(jì)要求，提高了電鍍產(chǎn)品質(zhì)量，節(jié)省了電鍍時間，完全滿足該項(xiàng)工藝要求。