將這種減法電路和4個工作在飽和區(qū)的NMOS管相結(jié)合，得到一種新型的CMOS四象限模擬乘法器，如圖4所示。

如上述，定義圖4中2個差分輸入對分別為Via1=V1-V2；Vid2=V3-V4，輸出端Vo1，Vo2。為了使電路工作在飽和區(qū)，最小的電源電壓必須滿足：

最終輸出Vo，由式(6)、式(7)相減可得：

由輸出式(11)可知，該乘法器的輸出增益僅由負載電阻R，以及M9～M12晶體管的跨導(dǎo)參數(shù)決定。相比圖1所示電路結(jié)構(gòu)，節(jié)約4個電阻，減少了版圖面積，電路結(jié)構(gòu)更為簡單。

2 電路仿真與分析
對圖4所示乘法器使用HSpice仿真軟件進行仿真，其中MOS晶體管模型參數(shù)由典型0．18 μm CMOS工藝提供。電源電壓為1．8 V，仿真結(jié)果顯示，在1．8 V的工作電壓下，該乘法器靜態(tài)功耗可低至80μW，其線性輸入范圍達到±0．3 V，-3 dB帶寬可達到1 GHz。
為合理比較圖1和圖4所示兩種乘法器性能，將它們靜態(tài)功耗和轉(zhuǎn)換增益設(shè)為一致。晶體管參數(shù)設(shè)置如下：

其中2個電路靜態(tài)電源功耗均設(shè)為195μW；圖1中，Vid1，Vid2的共模電平設(shè)為0．66 V；圖4中，Vid1的共模電平設(shè)為0．6 V，Vid2的共模電平設(shè)為0．2 V。