新型磁耦合隔離電路設(shè)計(jì)
2 磁耦合隔離電路設(shè)計(jì)原理
如果將需要傳輸?shù)牡皖l信號(hào)調(diào)制到高頻載波上,再用磁耦合隔離電路隔離傳輸,在接收端再用解調(diào)電路提取出低頻信號(hào),可以實(shí)現(xiàn)用磁耦合隔離電路傳輸?shù)皖l信號(hào)的目的。但是這種方法就必須在隔離電路的初、次級(jí)加入調(diào)制和解調(diào)電路,這樣做不僅電路復(fù)雜、功耗較大、而且信號(hào)傳輸?shù)难舆t不可控,因此在電路設(shè)計(jì)中很少采用。本文設(shè)計(jì)的新型磁耦合隔離電路不用調(diào)制和解調(diào)電路就可以實(shí)現(xiàn)低頻和直流信號(hào)的磁耦合隔離傳輸,而且電路結(jié)構(gòu)簡(jiǎn)單、功耗小,信號(hào)傳輸延遲很小。
2.1 基本原理
該設(shè)計(jì)的基本原理是:在不大量增加電路成本和不增加信號(hào)傳輸延遲的條件下,設(shè)法使對(duì)低頻信號(hào)的磁耦合隔離傳輸轉(zhuǎn)變?yōu)閷?duì)高頻信號(hào)的磁耦合隔離傳輸,并在接收端恢復(fù)出需要傳輸?shù)男盘?hào)。
觀察需要傳輸?shù)皖l數(shù)字信號(hào)的波形,它是一位變化的數(shù)字信號(hào),其特征與一位計(jì)數(shù)器的輸出十分相似。受此啟發(fā),假設(shè)需要傳輸?shù)男盘?hào)在接收端就是一個(gè)一位計(jì)數(shù)器的輸出,那么對(duì)于此計(jì)數(shù)器,只要知道它的初始狀態(tài),計(jì)數(shù)脈沖的發(fā)生時(shí)刻,就可以很容易地得到其任意時(shí)刻的輸出波形。在發(fā)送端只需要發(fā)送信號(hào)狀態(tài)變化的信息,在接收端就能夠根據(jù)此信息重建低頻信號(hào)。
2.2 低頻信號(hào)傳輸
如前所述,磁耦合隔離電路的接收端如果用一位計(jì)數(shù)器重建輸出信號(hào)的話(huà),那么在電路的輸入端就應(yīng)是一位計(jì)數(shù)器的逆,即將輸入的低頻傳輸信號(hào)看作計(jì)數(shù)器的輸出信號(hào),根據(jù)計(jì)數(shù)器的輸出信號(hào)變化反推出計(jì)數(shù)脈沖,再將此計(jì)數(shù)脈沖隔離輸出到接收端,控制接收端輸出的變化,從而實(shí)現(xiàn)在輸出端重建傳輸信號(hào)的功能。
在輸入端根據(jù)低頻傳輸信號(hào)構(gòu)建出的計(jì)數(shù)脈沖的寬度受3個(gè)條件的限制:1)隔離電路傳輸信號(hào)的上限頻率;2)脈沖變壓器的響應(yīng)頻率;3)計(jì)數(shù)器的上限工作頻率。關(guān)于脈沖寬度的選取,在后面的將有詳細(xì)說(shuō)明。
2.3 直流信號(hào)傳輸
計(jì)數(shù)器的初始態(tài)和計(jì)數(shù)脈沖發(fā)生時(shí)刻決定計(jì)數(shù)器任意時(shí)刻的輸出,為了傳輸直流電平,在電路上電之初,將隔離電路的初級(jí)和次級(jí)復(fù)位到‘0’,如果要傳輸?shù)男盘?hào)為低電平,則隔離電路不會(huì)有計(jì)數(shù)脈沖傳輸,次級(jí)輸出保持低電平不變;加電后后如果傳輸高電平,則相當(dāng)于在電路初級(jí)施加了一個(gè)由低到高的電平跳變,此跳變使初級(jí)驅(qū)動(dòng)電路產(chǎn)生一個(gè)計(jì)數(shù)脈沖并傳輸?shù)酱渭?jí)接收計(jì)數(shù)器,次級(jí)接收計(jì)數(shù)器的輸出在初始電平的基礎(chǔ)上發(fā)生反轉(zhuǎn),變成高電平輸出,并一直保持到下一個(gè)計(jì)數(shù)脈沖到來(lái)為止。這樣無(wú)論是高電平還是低電平在次級(jí)都會(huì)得到完整恢復(fù),從而實(shí)現(xiàn)直流電平磁耦合隔離傳輸?shù)墓δ堋?br />
3 磁耦合隔離電路的實(shí)現(xiàn)
為了實(shí)現(xiàn)磁耦合隔離傳輸?shù)皖l或直流信號(hào)的功能,初級(jí)驅(qū)動(dòng)電路和次級(jí)接收電路的設(shè)計(jì)是關(guān)鍵,為了實(shí)現(xiàn)簡(jiǎn)單,調(diào)試方便,實(shí)現(xiàn)雙向信號(hào)隔離傳輸,這里在一片CPLD中用VHDL語(yǔ)言分別描述實(shí)現(xiàn)初級(jí)驅(qū)動(dòng)電路和次級(jí)接收電路,圖2是新型磁耦合隔離驅(qū)動(dòng)模塊的結(jié)構(gòu)框圖,它們被配置在一片CPLD中,構(gòu)成磁耦合隔離收發(fā)驅(qū)動(dòng)模塊,模塊的設(shè)計(jì)和實(shí)現(xiàn)在下面詳細(xì)說(shuō)明。本文引用地址:http://www.biyoush.com/article/179136.htm
3.1 初級(jí)驅(qū)動(dòng)電路的實(shí)現(xiàn)
磁耦合隔離電路初級(jí)驅(qū)動(dòng)單元由Inputs和Drive兩個(gè)模塊組成,其中InputS模塊完成對(duì)輸入電路的復(fù)位,Drive模塊用于產(chǎn)生與輸入信號(hào)狀態(tài)變化相關(guān)的窄脈沖驅(qū)動(dòng)信號(hào)。兩模塊的VHDL實(shí)現(xiàn)說(shuō)明如下:
3.1.1 InputS模塊的實(shí)現(xiàn)
為了保證發(fā)送和接收信號(hào)的電平變化同步,在隔離驅(qū)動(dòng)單元上電時(shí)必須首先對(duì)初級(jí)驅(qū)動(dòng)單元和接收單元復(fù)位。以保證兩單元的初始態(tài)相同。如果需要隔離傳輸高電平信號(hào),在復(fù)位過(guò)程結(jié)束后,在初級(jí)驅(qū)動(dòng)單元必須自動(dòng)產(chǎn)生一個(gè)由低到高的跳變,以便使次級(jí)接收電路同時(shí)把輸出電平由復(fù)位狀態(tài)反轉(zhuǎn)剄高電平,保證初級(jí)、次級(jí)初始電平一致,自動(dòng)產(chǎn)生的由低到高的跳變必須在復(fù)位信號(hào)結(jié)束后再延遲一段時(shí)間,在Drive模塊穩(wěn)定工作后產(chǎn)生。以此保證該跳變沿被Drive模塊響應(yīng)。
評(píng)論