摘要：本文針對傳統(tǒng)基準電壓的低PSR以及低輸出電壓的問題，通過采用LDO與帶隙基準的混合設計，并且采用BCD工藝，得到了一種可以輸出較高參考電壓的高PSR(電源抑制)帶隙基準。此帶隙基準的1．186 V輸出電壓在低頻時PSR為-145 dB，在0～1GHz頻帶內，最高PSR為-36 dB。在-50～150℃內，1．186 V基準的溫漂為7．5ppm／℃。
關鍵詞：電源抑制；級聯(lián)；帶隙基準；低壓差線性穩(wěn)壓器；溫度系數

電子鎮(zhèn)流器的供電方式為半橋輸出接穩(wěn)壓管給芯片供電，其輸出電壓為高壓正弦波(50～100 kHz)，加之芯片內數字部分的干擾，這就給芯片的電源帶來較大的干擾。因此對芯片內基準的中頻PSR(Power Supply Rejection，電源抑制)有較大要求。本文從此角度在Brokaw帶隙基準的基礎上進行改進，采用LDO與基準的級聯(lián)設計來增加其PSR。

1 電路結構
1．1 基準核心
目前的基準核心可以有多種實現方案：混合電阻，Buck voltage transfer cell，但是修調復雜，不宜工業(yè)化。本設計采用Brokaw基準核心，其較易實現高壓基準輸出，并且其溫漂、PSR及啟動特性均較好。本文采用的改進的Brokaw基準核心的結構如圖1所示。

對此核心的分析：
三極管的輸出電流公式：

其中I是三極管射極電流，Is與射極面積成正比，n為一常數，取1。這里，取VQC2：VQC1=8：1，因此Is2=8xIs1，又I1=I2，分別代入(1)并相除，整理得：


其中Vbe1是負溫度系數，Vt是正溫度系數，RC2與RC1是同類電阻，溫度系數相抵消，選擇合理的RC2／RC1，就可以得到一階補償為0的基準電壓，可以很好的滿足本芯片的要求。