全CMOS基準(zhǔn)電壓源的分析與仿真
加入技術(shù)交流群
4 高精度MOS管電壓源
圖8所示電路是在圖4的基礎(chǔ)上增加了一個(gè)差分運(yùn)放電路，通過該運(yùn)放強(qiáng)制使得M1和M2的漏一源電壓相等，從而極大地削弱溝道調(diào)制效應(yīng)產(chǎn)生的影響。而運(yùn)放的輸出為M1和M2提供了柵極偏置電壓。本文引用地址：http://www.biyoush.com/article/178769.htm
圖8中M1-M2、M5-M10的W／L=1．8μm／0．18μm，M3-M4的W／L=3．6μm／0．18μm。仿真結(jié)果如圖9所示，溫度在0～80℃變化時(shí)，輸出電壓在661．4～662．6mV之間變化，溫度特性很好。電源電壓在2．5～3．3V變化時(shí)，輸出電壓在580～660mV之間變化。
5 小結(jié)
基準(zhǔn)電壓源電路作為模擬集成電路不可缺少的模塊，對(duì)其進(jìn)行分析和研究具有重要意義。本文通過Hspice對(duì)四種MOS管基準(zhǔn)電壓源電路進(jìn)行仿真，給出了電路圖、電路參數(shù)和仿真結(jié)果。
評(píng)論